[发明专利]半导体结构的形成方法

说明书

一种半导体结构的形成方法，包括：提供基底、第一层间介质层以及位于第一层间介质层内的第一栅导电层；在第一栅导电层表面、器件区和外围区第一层间介质层表面形成第二层间介质层；形成覆盖于第二层间介质层表面的非晶碳层；对非晶碳层进行第一斜边刻蚀处理，刻蚀去除外围区的非晶碳层；在第一斜边刻蚀处理后的非晶碳层表面形成具有第一开口的光刻胶层；以光刻胶层为掩膜，沿第一开口刻蚀非晶碳层以及第二层间介质层，在器件区第二层间介质层内形成接触孔；形成填充满所述接触孔的导电插塞。本发明去除位于基底外围区的非晶碳层，避免刻蚀形成接触孔的刻蚀气体与外围区非晶碳层发生反应形成反应副产物，提高半导体结构生产良率以及芯片产出量。

技术领域

本发明涉及半导体制作领域技术，特别涉及一种半导体结构的形成方法。

背景技术

随着集成电路向超大规模集成电路发展，集成电路内部的电路密度越来越大，所包含的元件数量也越来越多。在半导体集成电路中，金属氧化物半导体(MOS，Metal OxideSemiconductor)晶体管时其中最为重要的元件之一。

现有的MOS晶体管工艺是在半导体衬底上形成栅极结构，在栅极结构相对两侧的半导体衬底中形成源区和漏区；然后在栅极结构、源区和漏区上形成接触孔(Contactvia)，在接触孔内填充金属形成导电插塞，通过导电插塞使外部电路与栅极结构、源区和漏区电连接。

然而，现有技术半导体结构的生产良率以及芯片产出量仍有待提高。

发明内容

本发明解决的问题是提高一种半导体结构的形成方法，减小在刻蚀形成接触孔过程中在基底外围区形成的反应副产物含量，提高半导体结构的生产良率以及芯片产出量。

为解决上述问题，本发明提供一种半导体结构的形成方法，包括：提供基底以及位于基底表面的第一层间介质层，所述基底包括器件区以及包围所述器件区的外围区，所述器件区的第一层间介质层内形成有第一栅导电层，所述第一栅导电层顶部与第一层间介质层顶部齐平；在所述第一栅导电层表面、器件区和外围区第一层间介质层表面形成第二层间介质层；形成覆盖于所述第二层间介质层表面的非晶碳层；对所述非晶碳层进行第一斜边刻蚀处理，刻蚀去除外围区的非晶碳层；在所述第一斜边刻蚀处理后的非晶碳层表面形成具有第一开口的光刻胶层；以所述光刻胶层为掩膜，沿所述第一开口刻蚀非晶碳层以及所述第二层间介质层，直至暴露出第一栅导电层表面，在所述器件区第二层间介质层内形成接触孔；形成填充满所述接触孔的导电插塞。

可选的，在斜边刻蚀机内进行所述第一斜边刻蚀处理；所述第一斜边刻蚀处理的工艺参数为：刻蚀气体包括CF₄、CO₂以及N₂，其中，CF₄气体流量为0sccm至100sccm，CO₂气体流量为10sccm至100sccm，N₂气体流量为100sccm至500sccm，提供源功率为200瓦至1000瓦。

可选的，采用晶圆边缘曝光的方法，形成所述光刻胶层。

可选的，形成所述光刻胶层的工艺步骤包括：在所述第一斜边刻蚀处理后的非晶碳层表面、以及外围区第二层间介质层表面形成初始光刻胶层；对所述外围区第二层间介质层表面的初始光刻胶层进行曝光处理，同时对待形成第一开口的初始光刻胶层区域进行曝光处理；在进行曝光处理之后，对初始光刻胶层进行显影处理，形成所述光刻胶层。

可选的，形成所述第一栅导电层的工艺步骤包括：在所述器件区第一层间介质层内形成第二开口；形成填充满所述第二开口的栅导电膜，且所述栅导电膜还覆盖于第一层间介质层表面；研磨去除高于第一层间介质层表面的栅导电膜，在所述第二开口内形成第一栅导电层，且在研磨之后，外围区第一层间介质层表面形成有导电附着层，所述导电附着层的材料与第一栅导电层材料相同。