[发明专利]肖特基势垒制作方法及肖特基势垒在审
| 申请号： | 201410758156.6 | 申请日： | 2014-12-10 |
| 公开（公告）号： | CN104392918A | 公开（公告）日： | 2015-03-04 |
| 发明（设计）人： | 姜硕;唐冬 | 申请（专利权）人： | 中国电子科技集团公司第四十七研究所 |
| 主分类号： | H01L21/28 | 分类号： | H01L21/28;H01L29/41 |
| 代理公司： | 北京商专永信知识产权代理事务所(普通合伙) 11400 | 代理人： | 方挺;葛强 |
| 地址： | 110032 辽*** | 国省代码： | 辽宁;21 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 肖特基势垒 制作方法 | ||
1.肖特基势垒制作方法，其特征在于，包括如下步骤：
a.在硅片上形成低势垒金属层；
b.在低势垒金属层上形成包覆所述低势垒金属层的电极金属层，形成硅片-低势垒金属-电极金属层结构；
c.对所述硅片-低势垒金属-电极金属层结构进行热处理。
2.根据权利要求1所述的肖特基势垒制作方法，其特征在于，所述低势垒金属层为Ti金属层。
3.根据权利要求1所述的肖特基势垒制作方法，其特征在于，所述电极金属层为Ag金属层或Al金属层。
4.根据权利要求1所述的肖特基势垒制作方法，其特征在于，在所述步骤a、b中，分别采用真空蒸镀法形成所述低势垒金属层和所述电极金属层。
5.根据权利要求1所述的肖特基势垒制作方法，其特征在于，在所述步骤c中，在H2和N2的气氛内进行热处理，所述热处理的温度为400摄氏度，热处理时间为30分钟。
6.一种肖特基势垒，其特征在于，包括硅片、低势垒金属层及电极金属层，所述低势垒金属层蒸镀在所述硅片上，所述电极金属层蒸镀在所述低势垒金属层上并包覆所述低势垒金属层。
7.根据权利要求6所述的肖特基势垒，其特征在于，低势垒金属层为Ti金属层。
8.根据权利要求7所述的肖特基势垒，其特征在于，所述Ti金属层的厚度为200纳米。
9.根据权利要求6所述的肖特基势垒，其特征在于，所述电极金属层为Ag金属层或Al金属层。
10.根据权利要求9所述的肖特基势垒，其特征在于，所述Ag金属层或Al金属层的厚度为3微米。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中国电子科技集团公司第四十七研究所，未经中国电子科技集团公司第四十七研究所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201410758156.6/1.html，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
