[发明专利]芯片上网络的时序功率估算装置与方法

说明书

本发明公开了一种芯片上网络的时序功率估算方法包括：估算至少一封包的多个传输单位的多个传输时序，该多个传输时序指示该多个传输单位进/出该芯片上网络的多个路经元件的各自时间；依据该多个传输单位的该多个传输时序，估算该芯片上网络的多个路经元件的各自电路状态与各自功率状态，该电路状态代表该路经元件的操作状态，该功率状态有关于该电路状态；以及根据该芯片上网络的多个路经元件的该多个功率状态，估算该芯片上网络的功率消耗。

技术领域

本发明涉及一种芯片上网络的时序功率估算装置与方法。

背景技术

因为高能量效率和可生产性的关系，多核心架构成为主流。随着系统核心数的增加，芯片上网络(Network-on-Chip，NoC)逐渐使用在多核心系统中。NoC的功率消耗可能相当可观，此外，NoC的动态功率的变异范围大。甚至，当进行数据传输时，NoC的动态功率可能达到静态功率的两倍以上。因此，NoC的动态功率分析对于系统规格的制定相当重要。

发明内容

本发明涉及一种芯片上网络的时序功率估算装置与方法，计算出NoC的周期时序，以进一步得到更精确的功率估算。

根据本发明一实施例，提出一种芯片上网络的时序功率估算方法，包括：估算至少一封包的多个传输单位的多个传输时序，该多个传输时序指示该多个传输单位进/出该芯片上网络的多个路经元件的各自时间；依据该多个传输单位的该多个传输时序，估算该芯片上网络的多个路经元件的各自电路状态与各自功率状态，该电路状态代表该路经元件的操作状态，该功率状态有关于该电路状态；以及根据该芯片上网络的多个路经元件的该多个功率状态，估算该芯片上网络的功率消耗。

根据本发明另一实施例，提出一种芯片上网络的时序功率估算装置，包括：传输时序计算单元、元件功率状态计算单元与功率估算单元。传输时序计算单元估算至少一封包的多个传输单位的多个传输时序，该多个传输时序指示该多个传输单位进/出该芯片上网络的多个路经元件的各自时间。依据该多个传输单位的该多个传输时序，元件功率状态计算单元估算该芯片上网络的多个路经元件的各自电路状态与各自功率状态。该电路状态代表该路经元件的操作状态。该功率状态有关于该电路状态。根据该芯片上网络的多个路经元件的该多个功率状态，功率估算单元估算该芯片上网络的功率消耗。

附图说明

图1显示根据本发明一实施例的芯片上网络(NoC)的时序功率估算流程；

图2显示基于一般NoC的多核心系统示意图；

图3显示一般NoC的部份架构图；

图4显示一般路由器示意图，其可适用于二维网状拓扑(2D Mesh topology)；

图5A显示一实施例在相邻路由器之间加入同步缓冲器(FIFO)来缓冲数据；

图5B显示一实施例在相邻路由器之间加入双同步缓冲器来缓冲数据；

图6显示使用双同步缓冲器的NoC架构一实施例示意图；

图7显示双同步缓冲器的操作一实施例示意图；

图8与图9显示本发明计算传输单位的传输时序的两种实施例；

图10显示决定绕线路径的一实施例；

图11显示本发明一实施例中，如何决定/定义绕线路径上的路由器stage[i]；

图12显示封包的第j个传输单位flit[j](j为正整数)进入路由器stage[i]的时间t_{stage[i]flit[j]}；

图13显示根据本发明的计算「FIFO通过时间」的两种实施例；

图14显示根据本发明的决定FIFO允许写入时间的一实施例；