[发明专利]用于导航系统的高精度多路授时模块及获得无积累误差的授时系统信号的方法

说明书

技术领域

本发明属于组合导航相关系统授时技术领域。

背景技术

随着电子技术和计算机技术的不断发展，船舶测试统的数字化、集成化程度越来越高，测试系统也越发复杂，高精度的船舶系统测试，对系统中各种实时和历史数据时间标签的准确性提出了更高的要求。传统时钟授时系统是采用配置普通石英晶体振荡器的计算机捕获GPS卫星发送的标准时间信号，在此基础上使计算机时钟与GPS时钟同步，然后通过计算机输出同步时间信号。因为普通石英晶体振荡器的脉冲受到环境温度、均载电容、激励电平、晶体老化等多种不稳定因素影响，故时钟本身存在误差。计算机又是通过计数器对脉冲累计得到的时间值，所以不可避免的会有误差累积。这样的系统经过一段时间自由运行后误差会达到系统无法忍受程度。所以需要经常进行时钟同步校准。

发明内容

本发明是为了解决传统授时系统误差累计问题，提出了用于导航系统的高精度多路授时模块及获得无积累误差的授时系统信号的方法。

本发明所述用于导航系统的高精度多路授时模块，它包括滤波电路、FPGA控制电路、DA转换器、恒温晶振、50M晶振、FPGA配置模块、输出扩展模块、n个单路反相器闸、n个光电耦合器、n个三态输出单路总线缓冲器；其中n为大于3的整数；

滤波电路的信号输入端连接全球卫星导航系统的TTL电平秒脉冲信号输出端，滤波电路的滤波后信号输出端连接FPGA控制电路的捕捉信号输入端，FPGA控制电路的压控信号输出端连接DA转换器的压控信号输入端，DA转换器的压控信号输出端连接恒温晶振的压控信号输入端，恒温晶振的信号输出端连接FPGA控制电路的频率信号输入端，输出扩展模块的分频信号输入端连接FPGA控制电路的分频信号输出端，输出扩展模块包括n路扩展时钟信号输出端，输出扩展模块的每路时钟信号输出端均连接一个单路反相器闸的信号输入端，n个单路反相器闸的信号输出端分别连接n个光电耦合器的信号输入端，n个光电耦合器的信号输出端分别连接n个三态输出单路总线缓冲器的信号输入端，n个三态输出单路总线缓冲器输出n路TTL电平时钟信号，50M晶振的时钟信号输出端连接FPGA控制电路的起振信号输入端，FPGA配置模块的配置文件信号输入输出端连接FPGA控制电路的配置文件信号输入输出端；

FPGA控制电路包括信号捕获电路、相位差计算电路、PID控制电路、10⁷分频电路和数字锁相环电路；

信号捕获电路的信号输入端为FPGA控制电路的捕捉信号输入端，信号捕获电路的信号输出端连接相位差计算电路的信号输入端，相位差计算电路的相位差信号输出端连接PID控制电路的相位差信号输入端，PID控制电路的压控信号输出端为FPGA控制电路的压控信号输出端，10⁷分频电路的信号输入端为FPGA控制电路的频率信号输入端，10⁷分频电路的分频信号输出端同时连接相位差计算电路的分频信号输入端、信号捕获电路的分频信号输入端和输出扩展模块的分频信号输入端，数字锁相环电路的信号输入端连接50M晶振的时钟信号输出端，数字锁相环电路的时钟信号输出端同时连接信号捕获电路的时钟信号输入端、相位差计算电路的时钟信号输入端、PID控制电路的时钟信号输入端和10⁷分频电路的时钟信号输入端，信号捕获电路的配置文件信号输入输出端、相位差计算电路的配置文件信号输入输出端、PID控制电路的配置文件信号输入输出端、10⁷分频电路的配置文件信号输入输出端和数字锁相环电路的配置文件信号输入输出端均连接FPGA配置模块的配置文件信号输入输出端；

采用上述模块获得无积累误差的授时系统信号的方法，该方法的具体步骤为：

步骤一：相位差计算电路对从信号捕获电路获得秒脉冲信号和经过10⁷分频电路分频后的恒温晶振输出的信号进行相位差信号计算，并将计算后的相位差信号发送至PID控制电路；

步骤二：PID控制电路根据接收到的相位差信号利用PID算法计算得出对恒温晶振的微调控制数字量，并将此控制量传输至DA转换器的压控信号输入端；

步骤三：DA转换器将接收到的对恒温晶振的微调控制数字量转换为对恒温晶振的控制模拟量，并将控制模拟量传输至恒温晶振的压控信号输入端；