[发明专利]一种双栅电极的半导体器件其制造方法及应用

说明书

技术领域

本发明涉及一种半导体器件，具体地说，涉及一种双栅电极的半导体器件其制造方法及应用。

背景技术

集成电路的发展，对低功耗器件的要求越来越高。传统半导体器件的工作原理基本上以扩散和漂移为主要的载流子传输机制，因此器件的工作电流较大，这也导致了较大的功耗。随着半导体器件的尺寸的越来越小，各种泄漏电流变得越来越大，因此目前在半导体器件低功耗方面的器件研究领域主要集中在降低器件的动态以及静态泄漏电流方面。

随着需要具有超低功耗的半导体器件的生物芯片以及具有特殊应用的芯片的未来的发展，目前的传统低功耗器件受制于载流子输运机制的限制，因此并不适合在这些领域的应用。超低功耗的器件的主要的实现途径之一即为使得半导体器件具有极低的工作电流。因此，如何使得半导体器件具有极低工作电流问题已经成为了本领域普通技术人员努力的方向。

发明内容

为了克服现有技术中存在的缺陷，本发明提供一种双栅电极的半导体器件其制造方法及应用，栅电压使得沟道为耗尽状态，同时漏端电极上施加反向漏PN结电压，这时陷阱层中的陷阱起到产生中心的作用会产生出载流子。根据漏区的导电类型，载流子中电子或者空穴流向漏端形成极小的漏极输出电流，该电流可最低至pA级别。给本器件各个端口电极电压进行合适设置，即可实现控制该极小输出工作电流的目的。

本器件具有两种导电类型结构：P型硅衬底时漏端输出电流为电子电流，称为电子导电型；N型硅衬底时漏端输出电流为空穴导电电流，这种类型称为空穴导电型。核心区域的陷阱层为对半导体衬底表面进行处理形成的一层陷阱密度很大的区域。改变陷阱层中宽度以及陷阱密度可以调节输出电流的大小。衬底材料也可为锗或其他的半导体材料。

其技术方案如下：

一种双栅电极的半导体器件，硅衬底区1上右侧底设有漏掺杂区3，沟道上衬底进行表面处理而形成一层陷阱层4，陷阱层4上设有一栅介质绝缘层5，栅介质绝缘层5上有第一栅电极端金属层6和第二栅电极端金属层7，第一栅电极端金属层6和第二栅电极端金属层7之间设有电极隔离绝缘区10，其中第一栅电极端金属层6长度占据沟道长度80％以上，第二栅电极端金属层7长度非常小。漏掺杂区3上设有漏端电极金属层8，漏掺杂区3分别使用隔离氧化区2与旁边区域隔离，在漏掺杂区3的隔离氧化层另一侧设有衬底电极处，其上为衬底电极金属层9。

优选地，所述衬底区1为P型硅衬底。

优选地，所述衬底区1为N型硅衬底。

一种基于陷阱产生机制的双栅电极的半导体器件的制造方法，包括以下步骤：

第一步：选取较低掺杂的P型或N型硅衬底区1，在衬底表面生长一层氧化层，通过光刻确定漏区以及场氧隔离区位置，刻蚀掉这些区域上面的氧化层，通过离子注入法或扩散法形成场隔离氧化区2和衬底对应的N型或P型漏掺杂区3；

第二步：去除氧化层，重新在整个衬底表面生长一层氧化层；光刻，刻蚀掉沟道上面的氧化层；通过金或者其他硅中深能级杂质对沟道表面进行离子轰击表面处理，形成一层很薄的陷阱层4；控制表面处理时的金或者其他深能级杂质的浓度，可有效的改变陷阱层的特性；

第三步：去除氧化层，重新在整个衬底表面生长一层氧化层；通过光刻及刻蚀掉栅氧化层以外的氧化层，形成栅介质绝缘层5；

第四步：通过金属淀积工艺，分别形成第一栅电极端金属层6、第二栅电极端金属层7、漏端电极金属层8和衬底电极金属层9；并在第一栅电极端金属层6和第二栅电极端金属层7之间通过氧化工艺生长一个电极隔离绝缘区10。

一种基于陷阱产生机制的双栅电极的半导体器件的应用方法，包括以下步骤：

栅电极A的作用为控制主要的陷阱层部分产生载流子，栅电极B的作用为控制栅电极A产生的载流子流向漏极的导电通道；具体为：

漏电压施加一恒定正电压V_D，目的是为了使得漏PN结反偏；当栅电极A的电压V_GA其电压值处于平带电压和阈值电压之间，则栅电极A下对应的沟道区L_A区处于耗尽状态；且V_GA小于V_D。