[发明专利]加密、解密电路

说明书

本申请涉及母案为如下申请的分案申请：

申请日：2006年7月5日

申请号：201010545579.1

发明名称：加密、解密电路

技术领域

本发明涉及可保障保密数据的安全性的加密、解密电路。

背景技术

在下述专利文献1中，公开了一种能够对并列输入的流数据避免秘钥选择的麻烦的加密、解密电路。根据该电路，向多个输入接口并列输入TV广播的流数据、记录在DVD的流数据或CATV线路的流数据等(参照第0015段)，与输入路径相对应的解密秘钥和输入数据利用其调停部向加密解密运算部输出(参照第0038段)。而且，加密解密运算部使用从调停部输入的解密秘钥，对输入的加密数据进行解密运算处理，再输出解密数据(参照第0039段)。

【专利文献1】特开2004-88505号公报

上述专利文献1涉及在该图1的寄存器131～134内设定秘钥数据内容的结构，但是，只记述了“秘钥131～134由寄存器构成，通过TV接收装置的控制部分别设定与听众选择的频道相对应的节目的解密秘钥”(第0025段)，关于具体采用什么样的电路构成去设定秘钥数据的内容，没有具体的描述。因此，若借鉴该描述的方法，可以考虑设置多根引线，单纯地从输入接口或输入流处理部向各寄存器131～134供给秘钥数据。但是，像这样设置从输入接口或输入流处理部到各寄存器131～134的引线将使引线增加并导致电路设计复杂化。

此外，在上述专利文献1中，该图1的秘钥存储部对每个加密或解密数据的信道只设有一个寄存器(分别是131～134)。当使用存储在寄存器中的秘钥从流数据中生成新的秘钥时，必须使用存储在寄存器中的第1秘钥去解密第2秘钥，并将第2秘钥重写到存储器。然后，当使用第1秘钥去解密第2秘钥之外的秘钥时，必须再次将第1秘钥重写到寄存器上。但是，这样的加密解密运算会降低数据处理的能力。

进而，上述专利文献1存在容易通过输出接口从外部非法取得需要保密的秘钥的信息或需要保密的输出流数据、容易进行非法篡改的问题。

例如，当采用CBC(Cipher Block Chaining：加密块链)方式或CFB(Cipher FeedBack：加密反馈)方式等块加密解密方式时，必须给出第1秘钥生成用的IV(Initialization Vecto r：初始化矢量)。根据该IV生成的秘钥可以存储在形成加密解密电路的芯片内或存储在设于其外部的非易失性存储器等中。

但是，为了降低成本，当采用微细工艺时，将保存秘钥或加密解密程序的非易失性存储器在形成了加密解密电路的芯片内制作成一个芯片很困难。这是因为，非易失性存储器微细化很困难，当采用栅极长度为90nm水平的前端工艺时，可以形成加密解密电路，但另一方面，若利用同一工艺，要想在1个芯片内形成非易失性存储器很困难。

当然，将非易失性存储器放在形成了加密解密电路的芯片内，可以提高秘钥的安全性。若将非易失性存储器做成外挂的结构，使通用的非易失性存储器可以自由装卸，则当卸下非易失性存储器时，很容易改变所存储的秘钥的内容。

即，上述专利文献1记载的现有的加密解密电路没有考虑保障需要保密的秘钥的信息的安全性。

发明内容

本发明是鉴于上述问题而提出的，其目的在于实现一种加密解密电路，可以控制用于向数据存储部发送秘钥数据的内容的引线数量的增加，不会导致电路设计复杂化，此外，可以提高加密解密运算的能力，进而可以保障需要保密的数据的安全性。

本发明的第1方面涉及一种加密解密电路，具有输入部、加密解密运算部、输出部和数据存储部，上述加密解密运算部包括：对经上述输入部输入的数据进行加密或解密的加密解密运算电路、使经上述输入部输入的数据避开上述加密解密运算电路的回避路径、和选择输出上述加密解密运算电路的输出和上述回避路径的输出中某一个输出的选择器，上述选择器的输出施加给上述输出部和上述数据存储部，上述数据存储部将存储的数据施加给上述加密解密运算部。

本发明的第3方面涉及一种加密解密电路，具有加密解密运算部和秘钥存储部，上述秘钥存储部对经上述加密解密运算部加密或解密后的输入数据的1信道设置多个存储部，上述多个存储部中的1个中存储用于进行上述加密或解密的第1秘钥，上述加密解密运算部是使用存储在上述多个存储部的上述1个中的上述第1秘钥，从上述输入数据中解密用于进行上述加密或解密的第2秘钥，并将上述第2秘钥存储在上述多个存储部的另外1个存储部中。