[发明专利]半导体结构及其制造方法

权利要求书

1.一种用于形成集成电路(IC)结构的方法，包括：

提供包括导电部件的衬底；

在所述导电部件上形成覆盖层，所述覆盖层的宽度类似于所述导电部件的宽度；

在所述覆盖层上形成含铝(Al)介电层，其中，所述含铝介电层水平地延伸超出所述覆盖层和所述导电部件，并且所述含铝介电层包括具有在从5wt％至20wt％的范围内的组分的Al，在从60wt％至80wt％的范围内的组分的O和在从10wt％至30wt％的范围内的组分的N；

在所述含铝介电层上形成低k介电层；以及

蚀刻所述低k介电层以形成与所述导电部件对准的接触沟槽，

其中，所述接触沟槽的底部位于所述含铝介电层的表面上。

2.根据权利要求1所述的方法，其中，形成所述覆盖层包括选择性地沉积Co、Mn、Ni、Ru或Ti中的至少一层以与所述导电部件对准。

3.根据权利要求1所述的方法，还包括：

在所述含铝介电层和所述低k介电层之间形成蚀刻停止层(ESL)；以及

蚀刻所述蚀刻停止层以形成所述接触沟槽。

4.根据权利要求3所述的方法，其中，形成所述蚀刻停止层包括使用等离子气体沉积包括N掺杂的SiC层或O掺杂的SiC层中的至少一层，所述等离子气体包括CO₂或NO₂中的至少一种。

5.根据权利要求3所述的方法，其中，形成所述蚀刻停止层包括使用硅烷(SiH₄)和NH₃等离子体来沉积包括N掺杂的SiC层或Si₃N₄层中的至少一层。

6.根据权利要求3所述的方法，其中，蚀刻所述低k介电层包括使用含氟蚀刻剂的干蚀刻工艺，以及

其中，蚀刻所述蚀刻停止层包括停止在所述含铝介电层的湿蚀刻工艺。

7.根据权利要求3所述的方法，还包括：

在所述蚀刻停止层和所述低k介电层之间形成介电层；以及

蚀刻所述介电层以形成所述接触沟槽。

8.根据权利要求1所述的方法，其中，形成所述含铝介电层包括：

实施NH₃等离子体处理；

导入含Al有机前体；以及

沉积包括Al、N和O的含Al介电层。

9.根据权利要求8所述的方法，其中，使用选自由化学汽相沉积(CVD)、原子层沉积(ALD)和它们的组合组成的组中的工艺来形成所述含铝介电层。

10.根据权利要求9所述的方法，其中，形成所述含铝介电层包括：

使用在从0.1托至100托的范围内的室压力来沉积所述含铝介电层。

11.根据权利要求9所述的方法，其中，形成所述含铝介电层包括：

使用在从10W至1000W的范围内的RF功率来沉积所述含铝介电层。

12.根据权利要求9所述的方法，其中，形成所述含铝介电层包括：

在从150℃至400℃的范围内的温度下沉积所述含铝介电层。

13.根据权利要求9所述的方法，其中，形成所述含铝介电层包括：

使用流量在从50sccm至5000sccm的范围内的NH₃等离子体来沉积所述含铝介电层。