[发明专利]优化结构的空腔型沟槽肖特基功率器件及其制造方法

说明书

本发明提供一种优化结构的空腔型沟槽肖特基功率器件及其制造方法，其中，所述肖特基功率器件至少包括：基底及位于所述基底之上的外延层；位于所述外延层内的沟槽，其中，所述沟槽的底部为球形空腔；位于所述沟槽侧壁和所述球形空腔表面上的氧化层，其中，位于所述球形空腔表面上的氧化层的厚度大于所述沟槽侧壁上的氧化层的厚度；填充所述沟槽的高掺杂多晶硅材料；以及位于所述外延层和所述高掺杂多晶硅材料上表面的肖特基金属电极。本发明的肖特基功率器件，采用本发明的上述制造方法，优化了现有空腔型沟槽肖特基功率器件的结构，且无需减少器件正向导通的有效面积，进一步提高了反向击穿电压，从而提高了器件性能。

技术领域

本发明涉及半导体器件制造领域，特别是涉及一种肖特基功率器件及其制造方法。

背景技术

肖特基功率器件是一种用于大电流整流的半导体两端器件，目前常用的肖特基功率器件由金属硅化物和低掺杂N型硅之间的肖特基结来制作，金属硅化物可以是铂硅化合物、钛硅化合物、镍硅化合物和铬硅化合物等。近年来，由于沟槽技术的发展，各种沟槽型结构被用于制作单元肖特基结构的漏电保护环，如常采用的沟槽型MOS结构等。目前又增加了一种利用各向同性刻蚀技术在沟槽底部刻蚀出一个空腔，最终制作成新型结构的沟槽肖特基功率器件，即空腔型沟槽肖特基功率器件。

如图1所示为现有技术中空腔型沟槽肖特基功率器件的结构示意图，基底10上覆盖外延层20，在外延层20上制备沟槽；其中，沟槽中包括位于球形空腔表面上的氧化层23、位于沟槽侧壁表面上的氧化层24以及高掺杂多晶硅30；外延层20上还覆盖低势垒肖特基结接触层40和正面金属电极层51。这种空腔型沟槽肖特基功率器件的结构特点为沟槽底部为类似于膨胀结构的球形空腔，空腔的边界线在沟槽边界线以外。这种空腔型沟槽肖特基功率器件有利于提高沟槽肖特基功率器件的反向击穿电压。

一般沟槽肖特基功率器件的制造工艺中，在相同的硅外延层情况下，可以通过增加栅氧化层的厚度，来得到更高的击穿电压。然而如果增加栅氧化层的厚度，就会使得沟槽侧壁的栅氧化层的厚度增加，如此就需要增加沟槽宽度，这就降低了器件正向导通的有效面积，从而会增加正向导通电压。而如果不增加栅氧化层的厚度，也就无需增加沟槽侧壁的栅氧化层的厚度，但由于栅氧化层生长工艺和硅外延层晶向的影响，沟槽底部的栅氧化层的厚度要薄于侧壁的栅氧化层的厚度，而栅氧化层最薄的地方往往会成为电压反向击穿的弱点，降低了器件的反向击穿电压，从而降低了器件性能。同样的，上述提及的空腔型沟槽肖特基功率器件也具有这样一个弱点。

因此，现在亟需一种能够提高反向击穿电压的空腔型沟槽肖特基功率器件的优化结构，以及能够优化空腔型沟槽肖特基功率器件的制造方法。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种优化结构的空腔型沟槽肖特基功率器件及其制造方法，通过增加沟槽底部的栅氧化层的厚度来优化器件性能，用于解决现有技术中由于沟槽底部的栅氧化层的厚度较薄，致使空腔型沟槽肖特基功率器件的反向击穿电压较低的问题。

为实现上述目的及其他相关目的，本发明提供一种肖特基功率器件的制造方法，其中，所述肖特基功率器件的制造方法至少包括：

提供一包含外延层的基底，在所述外延层上形成沟槽；

在所述沟槽的底部和侧壁表面上形成保护层；

保留位于所述沟槽侧壁表面上的所述保护层，去除位于所述沟槽内其余位置上的所述保护层，使所述沟槽底部暴露在外；

在所述沟槽的底部形成球形空腔；

在所述沟槽的球形空腔表面上形成第一氧化层，之后去除位于沟槽侧壁表面上的保护层；

在所述沟槽的侧壁表面和所述第一氧化层上形成第二氧化层，之后向所述沟槽内填充高掺杂多晶硅材料；

在所述外延层和所述高掺杂多晶硅材料上表面形成肖特基金属电极。