[发明专利]用于优化集成电路噪声性能的方法和装置

说明书

本发明公开了用于优化集成电路噪声性能的方法和设备。所述方法用于将目标布线布置在目标区域，该方法包括：对于目标布线中的每一条布线，获取其针对目标布线中的每一条其他布线的信号跳变间隔，其中一条布线针对另一条布线的信号跳变间隔是所述一条布线发生信号跳变后，到所述另一条布线上发生信号跳变之间的时间间隔；根据所述信号跳变间隔计算对应的时间影响因子，其中所述时间影响因子是所述信号跳变间隔的减函数；和根据所述时间影响因子将所述目标布线布置在目标区域。采用根据本发明实施例的技术方案，可以减轻布线间的耦合噪声。

技术领域

本发明涉及集成电路设计技术，更具体地说，涉及用于优化集成电路噪声性能的方法和设备。

背景技术

集成电路制造工艺的发展使得芯片密度越来越高。布线(wire)之间的耦合(coupling)噪声也越来越显著。耦合噪声会在布线中产生耦合增量延迟(coupling deltadelay)，从而使得信号时序受到破坏。因此，在集成电路设计时需要对绕线(wiring)进行严格的控制。

本领域技术人员可以理解，当集成电路中的区域划分得足够小时，该区域中的所有布线都是彼此平行的。在下面的描述中，假设所有布线都彼此平行，即只对一个足够小的区域中的布线进行调整。本领域技术人员很容易将根据本发明实施例的方法推广到对整个集成电路进行布线的场合。

一般来说，两条平行的布线之间的共同部分越长，则这两条布线之间的耦合噪声越显著。容易理解，当两条布线的长度较长时，其共同部分通常也较长。布线之间的耦合噪声还与布线之间的距离有关，距离越大，耦合噪声越小。在绕线时，通常目标区域的范围和需要处理的布线数目都是一定的。当目标区域范围指定后，该目标区域中可供布线的通道(channel)也是一定的。在现有技术中，尽可能地将两条长布线布置在相隔较远的通道上。例如，在长的布线之间插入短的布线，或者在长的布线之间留出空白的通道。如图2所示，其中在长布线2和长布线3之间插入了短布线2，以及在长布线3和长布线4之间插入了短布线3，在长布线1和长布线2之间插入了空白通道。

但是，在某个目标区域中，需要处理的布线数目可能接近区域中的通道数目，或者需要布线的长布线数目较多，从而无法在长布线之间插入短布线或者空白通道。因此，需要对现有技术进行进一步的改进。

发明内容

本发明实施例提供优化集成电路噪声性能的方法和设备。

根据本发明实施例的一种优化集成电路噪声性能的方法，用于将目标布线布置在目标区域，该方法包括：对于目标布线中的每一条布线，获取其针对目标布线中的每一条其他布线的信号跳变间隔，其中一条布线针对另一条布线的信号跳变间隔是所述一条布线发生信号跳变后，到所述另一条布线上发生信号跳变之间的时间间隔；根据所述信号跳变间隔计算对应的时间影响因子，其中所述时间影响因子是所述信号跳变间隔的减函数；和根据所述时间影响因子将所述目标布线布置在目标区域。

根据本发明实施例的优化集成电路噪声性能的设备，用于将目标布线布置在目标区域，该设备包括：信号跳变间隔获取装置，配置为对于目标布线中的每一条布线，获取其针对目标布线中的每一条其他布线的信号跳变间隔，其中一条布线针对另一条布线的信号跳变间隔是所述一条布线发生信号跳变后，到所述另一条布线上发生信号跳变之间的时间间隔；时间影响因子确定装置，配置为根据所述信号跳变间隔计算对应的时间影响因子，其中所述时间影响因子是所述信号跳变间隔的减函数；和布置装置，配置为根据所述时间影响因子将所述目标布线布置在目标区域。

采用根据本发明实施例的方案，可以优化集成电路的噪声性能。

附图说明

通过结合附图对本公开示例性实施方式进行更详细的描述，本公开的上述以及其它目的、特征和优势将变得更加明显，其中，在本公开示例性实施方式中，相同的参考标号通常代表相同部件。

图1示出适于用来实现本发明实施方式的示例性计算机系统/服务器12的框图。