[发明专利]具有改进的转变速度的总线驱动器电路

权利要求书

1.一种总线驱动器电路，包括：

第一电路节点和第二电路节点，所述第一电路节点可操作地耦合到总线线路，引起所述第一电路节点和所述第二电路节点之间的总线电容；

开关电路，耦合到所述第一电路节点并且被配置为将输出电压施加在所述第一电路节点和所述第二电路节点之间，从而当控制信号指示显性状态时对所述总线电容充电；

放电电路，包括至少一个电阻器，所述放电电路被耦合在所述第一电路节点和所述第二电路节点之间并且被配置为当所述控制信号指示隐性状态时允许所述总线电容经由所述电阻器放电，

其中所述开关电路进一步被配置为，除提供所述放电电路外，还提供用于在从显性状态到隐性状态的转变时段期间对所述总线电容放电的暂时电流路径，

其中所述开关电路包括耦合到所述第一电路节点的至少一个第三晶体管；由所述第三晶体管形成所述暂时电流路径，所述第三晶体管被配置为根据所述控制信号暂时激活，并且

其中所述至少一个第三晶体管由多个晶体管单元、或者晶体管单元的组构成，具有并联耦合的负载电流路径以形成所述第三晶体管的具有有效电阻的负载电流路径；

所述晶体管单元、或者晶体管单元的组被配置为顺次开启或者关断，使得所述第三晶体管的所述有效电阻取决于开启的晶体管单元、或者晶体管单元的组的数目。

2.根据权利要求1所述的总线驱动器电路，其中每个晶体管单元、或者晶体管单元的每个组被配置为根据栅极信号开启和关断，其中基于所述控制信号的延迟版本生成每个栅极信号。

3.一种总线驱动器电路，包括：

第一电路节点和第二电路节点，所述第一电路节点可操作地耦合到总线线路，引起所述第一电路节点和所述第二电路节点之间的总线电容；

开关电路，耦合到所述第一电路节点并且被配置为将输出电压施加在所述第一电路节点和所述第二电路节点之间，从而当控制信号指示显性状态时对所述总线电容充电；

放电电路，包括至少一个电阻器，所述放电电路被耦合在所述第一电路节点和所述第二电路节点之间并且被配置为当所述控制信号指示隐性状态时允许所述总线电容经由所述电阻器放电，

其中所述开关电路进一步被配置为，除提供所述放电电路外，还提供用于在从显性状态到隐性状态的转变时段期间对所述总线电容放电的暂时电流路径，

其中所述开关电路包括具有低侧晶体管和高侧晶体管的晶体管半桥；

所述高侧晶体管被耦合在所述第一电路节点和所述第二电路节点之间，其中所述第二电路节点是电源节点；

所述低侧晶体管被耦合在所述第一电路节点和供应有参考电势的另一电源节点之间；

所述高侧晶体管被配置为暂时开启以提供用于在从显性状态到隐性状态的转变时段期间对所述总线电容放电的所述暂时电流路径，

其中所述高侧晶体管和所述低侧晶体管两者均包括多个晶体管单元、或者并联的晶体管单元的组，具有并联耦合的负载路径并且形成相应晶体管的负载路径，以及

其中所述晶体管单元、或者晶体管单元的组被配置为顺次开启或者关断，使得相应晶体管的有效电阻取决于开启的晶体管单元、或者晶体管单元的组的数目。

4.根据权利要求3所述的总线驱动器电路，其中所述有效电阻在从所述显性状态到所述隐性状态的转变期间的特定时间点处相等。

5.根据权利要求3所述的总线驱动器电路，其中所述低侧晶体管具有数目为2N的晶体管单元、或者并联的晶体管单元的组，并且所述高侧晶体管具有数目为N的晶体管单元、或者并联的晶体管单元的组；N是正整数。