[发明专利]一种有限次复位看门狗电路及实现方法有效
申请号: | 201410792419.5 | 申请日: | 2014-12-19 |
公开(公告)号: | CN104461755B | 公开(公告)日: | 2017-08-18 |
发明(设计)人: | 夏连杰;庞辉;李延波;刘胜杰;刘金栋;高丽哲;俞光日;时勇 | 申请(专利权)人: | 天津七一二通信广播股份有限公司 |
主分类号: | G06F11/00 | 分类号: | G06F11/00 |
代理公司: | 天津中环专利商标代理有限公司12105 | 代理人: | 莫琪 |
地址: | 300460 天津市*** | 国省代码: | 天津;12 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 有限 复位 看门狗 电路 实现 方法 | ||
1.一种有限次复位看门狗电路,其特征在于,使用可编程逻辑器件EPLD,在可编程逻辑器件EPLD内部实现逻辑电路,逻辑电路包括1个4位减计数器、1个8位减计数器,缓冲器和反相器,外加1个晶振、1个MOS管、3个RC延时电路、1个可控硅和若干电阻;
改变R和C的值可以改变RC延迟的时间长度;R1、C1组成的RC延时电路RC1产生10mS延迟;R2、C2组成的RC延时电路RC2产生15mS延迟;R3、C3组成的RC延时电路RC3产生10mS延迟;
被保护电路需要具有可以产生喂狗信号WD的输出端口和可以被外部低电平复位的外部复位输入端口RESET;
可控硅D4的输入端接外部供电电源VDD,输出端接被保护电路和晶振的VDD_safe;
8位计数器U1作为看门狗超时计数器,8位计数器U1的计数时钟输入端Ck连接外部的晶振的时钟信号输出端;RESET连接外部延时电路RC1;U/D端置0选择减计数模式;A-H端口连接8根外部输入脚,用于设置8位2进制的喂狗时间;Load端连接外部延时电路RC2;Carry out端口连接到4位计数器U2的计数时钟输入端Ck,同时通过反相器D2反向后输出到被保护电路的RESET端口,在此线路上有RC延时电路RC3;
4位计数器U2作为复位次数计数器,4位计数器U2的计数时钟输入端Ck连接8位计数器U1的Carry out端口;RESET连接外部延时电路RC1;U/D端置0选择减计数模式;A-D端口连接4根外部输入脚,用于设置4位2进制的复位次数限制;Load端连接外部延时电路RC2;Carry out端口连接到反相器D1,反向后输出到可控硅D4使能端口;
被保护电路的WD端连接在延时电路RC1上,并连接了可编程逻辑器件EPLD内部的8位计数器U1、4位计数器U2的RESET端口,同时通过反相器D3产生反向信号,经过外部的延时电路RC2延迟后返回可编程逻辑器件EPLD,驱动了8位计数器U1、4位计数器U2的Load端口。
2.如权利要求1所述的一种有限次复位看门狗电路的实现方法,其特征是,在其内部通过计数器实现看门狗功能,配合计数器和外部配置电阻,实现对看门狗复位次数的硬件限制,防止看门狗无限次重启系统,造成系统运行异常;
具体工作步骤如下:
步骤1、电源VDD上电后,可编程逻辑器件EPLD上电,延时电路RC1和延时电路RC2产生延迟,生成上电时序,首先延时电路RC1低后变高,复位8位计数器U1、4位计数器U2,然后延时电路RC2低变高将“喂狗时间”和“复位次数限制”分别加载到8位计数器U1、4位计数器U2的初始值中;
步骤2、4位计数器U2被复位,Carry out脚输出低电平,经反相器D1反向后变成高电平输出到可控硅D4使能端,可控硅D4导通,VDD_safe得电,被保护电路和晶振上电,8位计数器U1开始记录晶振产生的时钟,开始计时;
步骤3、由于延时电路RC3的延迟作用,被保护电路的RESET端口得到低电平,被复位,开始工作;
步骤4、被保护电路正常工作时,在8位计数器U1将“喂狗时间”值减为0之前发起喂狗信号,WD输出低电平跳变,将复位8位计数器U1和4位计数器U2,经过反相器D3驱动和延时电路RC2延迟后将“喂狗时间”和“复位次数限制”分别加载到8位计数器U1、4位计数器U2的初始值中,原理同步骤1,两个计数器重新开始计数,循环往复;
步骤5、如果被保护电路异常,WD不变化8位计数器U1减计数将预设值减为0后,8位计数器U1的Carry out输出高电平,经反相器D2反向后产生低电平,复位被保护电路部分;同时,8位计数器U1的Carry out还驱动4位计数器U2的Ck信号,4位计数器U2计数减1;
步骤6、如果复位成功,被保护电路下次输出喂狗信号WD时将重复步骤4的动作;如果复位后被保护电路仍然异常,则重复步骤5,4位计数器U2再减1;
步骤7、当4位计数器U2值减为0,4位计数器U2的Carry out输出高电平,经反相器D1反向后产生低电平输出到可控硅D4的使能端,可控硅关断,VDD_safe断电,被保护电路断电;此时由于晶振也断电,可编程逻辑器件EPLD不再动作,VDD_safe保持断电,达到设计目的;
步骤8、给电源VDD重新上电,则整个电路复位,从步骤1开始重新进行。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于天津七一二通信广播股份有限公司,未经天津七一二通信广播股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201410792419.5/1.html,转载请声明来源钻瓜专利网。
- 上一篇:脚本下发的方法、装置及系统
- 下一篇:一种应用程序扩展程序清理方法及装置