[发明专利]存储器装置、集成电路装置及其制造方法

权利要求书

1.一种集成电路装置，包括：

一基板；

一存储单元阵列，位于该基板上，该存储单元阵列包括一行/列线；

该行/列线包括一通路晶体管结构，该通路晶体管结构包括：一半导体层带，位于该基板上的一第一图案化层内；该半导体层带包括一半导体通道主体、一接触区域及一延伸部，该接触区域位于该半导体通道主体的一侧，该延伸部位于该半导体通道主体的另一侧，该延伸部耦接该存储单元阵列；

一选择线，位于一第二图案化层内，该第二图案化层横跨该半导体通道主体；

一行/列线选择信号产生器，连接于该选择线，并产生一选择信号；以及

一行/列线电压产生器，连接于该接触区域，并产生一行/列线电压。

2.根据权利要求1所述的装置，其中该存储单元阵列包括多个存储单元区块，该行/列线为设置在这些区块中的多个局部字线的其中之一，这些局部字线分别包括这些通路晶体管结构。

3.根据权利要求2所述的装置，其中该选择线横跨这些半导体通道主体，这些半导体通道主体位于一个以上的这些局部字线的这些通路晶体管结构内，这些局部字线位于这些区块其中之一。

4.根据权利要求2所述的装置，其中该行/列线电压产生器包括连接到这些接触区域的连接点，这些接触区域位于一个以上的这些局部字线的这些通路晶体管结构内，这些局部字线位于这些区块其中之一。

5.根据权利要求2所述的装置，其中该行/列线电压产生器包括一全局字线驱动器，该全局字线驱动器耦接这些接触区域，这些接触区域位于一个以上的这些局部字线的这些通路晶体管结构内，这些局部字线位于这些区块其中之一。

6.根据权利要求1所述的装置，其中这些区块其中之一包括一个三维存储单元阵列的次阵列。

7.根据权利要求1所述的装置，其中该半导体层带的该半导体通道主体具有一第一宽度，且该半导体层带的该延伸部具有一第二宽度，该第二宽度小于该第一宽度。

8.根据权利要求7所述的装置，其中该半导体层带的该半导体通道主体具有配置在一第一方向上的一通道长度，且该半导体层带的该延伸部配置于一第二方向，该第二方向正交于该第一方向。

9.一种存储器装置，包括：

多个存储单元区块，这些区块分别包括多组局部字线，组内的局部字线分别包括通路晶体管结构，通路晶体管结构包括一半导体通道主体、一接触区域及一延伸部，该半导体通道主体位于一基板上，该接触区域位于该半导体通道主体的一侧，该延伸部位于该半导体通道主体的另一侧，该延伸部耦接对应的这些区块其中之一内的存储单元；

多个局部区块选择线，耦接这些区块中对应的区块，这些局部区块选择线其中之一横跨一个以上的局部字线的通路晶体管结构的这些通路晶体管通道主体，该一个以上的局部字线位于对应的这些区块内的局部字线组；以及

多个全局字线，这些全局字线其中之一连接到通路晶体管结构的这些接触区域，通路晶体管结构位于一个以上的这些区块。

10.根据权利要求9所述的装置，包括：

局部区块选择电路，连接多个局部区块选择线中对应的局部区块选择线，该局部区块选择电路包括电平移位器且在足以与用于全局字线的字线电压的电压电平相比的电压电平产生该选择信号，以开启被选择区块内局部字线的对应通路晶体管结构。

11.根据权利要求9所述的装置，包括一全局字线驱动器，耦接这些全局字线。

12.根据权利要求9所述的装置，其中通路晶体管结构分别包括一半导体层带，该半导体层带位于该基板上的一第一图案化层之内，该半导体层带包括一半导体通道主体、一接触区域及一延伸部，该接触区域位于该半导体通道主体的一侧，该延伸部位于该半导体通道主体的另一侧，该延伸部耦接该阵列中的存储单元。

13.根据权利要求9所述的装置，其中这些区块的一特定区块内的这些局部字线包括一扇出结构，通路晶体管结构配置于该扇出结构内。