[发明专利]一种多处理器系统及多处理系统的全互连方法

权利要求书

1.一种多处理器系统，其特征在于，包括：两个以上的最小逻辑单元，每一个最小逻辑单元的两侧分别连接有对应于该最小逻辑单元的协处理器；所述最小逻辑单元包括至少一路计算模块，每一路计算模块包括两个相互连接的中央处理器CPU；

其中，每一路计算模块分别与自身所在最小逻辑单元两侧对应的协处理器相连，且位于各个最小逻辑单元同一侧的各个协处理器相连，实现任意两个所述最小逻辑单元中CPU的连接。

2.根据权利要求1所述的多处理器系统，其特征在于，包括8个最小逻辑单元；

在位于所述8个最小逻辑单元的同一侧，对应于所述8个最小逻辑单元的8个协处理器两两连接。

3.根据权利要求1所述的多处理器系统，其特征在于，包括16个最小逻辑单元；

在位于所述16个最小逻辑单元的同一侧，对应于该16个最小逻辑单元的16个协处理器分别位于两个分组内，每个分组包括8个协处理器，位于同一分组的8个协处理器两两连接，且一个分组中的协处理器与另一个分组中的协处理器一一对应连接。

4.根据权利要求1至3中任一所述的多处理器系统，其特征在于，所述最小逻辑单元包括两路计算模块，其中一路计算模块中的CPU与另一路计算模块中的CPU一一对应连接。

5.一种多处理器系统的全互连方法，其特征在于，应用于上述权利要求1至4中任一所述的多处理器系统，所述多处理器系统包括：两个以上的最小逻辑单元，每一个最小逻辑单元的两侧分别连接有对应于该最小逻辑单元的协处理器；所述最小逻辑单元包括至少一路计算模块，每一路计算模块包括两个相互连接的中央处理器CPU；所述全互连方法包括：

将每一路计算模块分别与该路计算模块所在最小逻辑单元两侧对应的协处理器相连；

将位于各个最小逻辑单元同一侧的各个协处理器相连，以实现任意两个所述最小逻辑单元中的CPU相连。

6.根据权利要求5所述的全互连方法，其特征在于，所述将位于各个最小逻辑单元同一侧的各个协处理器相连，包括：

在所述多处理器系统包括8个最小逻辑单元时，将位于所述8个最小逻辑单元同一侧，对应于所述8个最小逻辑单元的8个协处理器进行两两相连。

7.根据权利要求5所述的全互连方法，其特征在于，所述将位于各个最小逻辑单元同一侧的各个协处理器相连，包括：

在所述多处理器系统包括16个最小逻辑单元时，将位于所述16个最小逻辑单元同一侧，对应于所述16个最小逻辑单元的16个协处理器分成两个分组，其中，每个分组包括8个协处理器；

将位于同一分组的8个协处理器进行两两相连，以及将一个分组中的协处理器与另一个分组中的协处理器一一对应相连。

8.根据权利要求5所述的全互连方法，其特征在于，进一步包括：

在所述最小逻辑单元包括两路计算模块时，将一路计算模块中的CPU与另一路计算模块中的CPU一一对应连接。