[发明专利]一种用于高速DRAM中的电平转换器

说明书

本发明涉及一种用于高速DRAM中的电平转换器，利用两个相同的电平转换器以及反相器inv21。解决了现有的用于DRAM中的电平转换器上升延时与下降延时差别很大，制约DRAM速度的技术问题，本发明能够使信号out的上升沿延时和下降沿延时完全匹配。

技术领域

本发明涉及一种用于高速DRAM中的电平转换器。

背景技术

在DRAM中，为了省电，内部电路一般工作在较低的电压，比如1.1v，而DRAM接口数据电压比较高，比如1.8v。在DRAM中，一个很关键的模块就是电平转换器(Level-shifter)，由它负责把数据从内部电压(比如1.1v)提升到接口电压(比如1.8v)。传统的电平转换器Level-shifter上升延时与下降延时差别很大，这也是制约DRAM产品速度的一个主要瓶颈。如图1所示，这种结构的电平转换器Level-Shifter将会导致上升延时和下降延时严重失配。当输入信号ls_in由低变高(上升沿)时，首先n型MOS管(n0)导通，信号ls_out_n变低，然后p型MOS管p1导通，信号ls_out变高，因为输出信号ls_out的驱动能力比较弱。所以输入信号ls_in由低变高(上升沿)时，上升沿经过2个MOS管(n0和p1)传到输出信号ls_out。当输入信号ls_in由高变低时(下降沿)，首先通过反相器inv0，ls_in_n变高，然后n型MOS管(n1)导通，输出信号ls_out变低，所以下降沿经过1个反相器inv0，和1个MOS管传到ls_out。由于反相器(inv0)的延时比p1的延时小很多，所以导致下降沿延时比上升沿延时快很多，从而导致电平转换器level-shiter输出的占空比(duty-cycle)严重变形，从而影响DRAM的速度。因为电平转换器Level-Shifter的输出信号ls_out驱动能力不强，所以需要再经过两个驱动能力递增的反相器(inv1和inv2)用来增加输出的驱动能力。

发明内容

为了解决现有的用于DRAM中的电平转换器上升延时与下降延时差别很大，制约DRAM速度的技术问题，本发明提供一种用于高速DRAM中的电平转换器。

本发明的技术解决方案：

一种用于高速DRAM中的电平转换器，包括第一电平转换单元，所述第一电平转换单元包括p型MOS管p10、p型MOS管p11、n型MOS管n10、n型MOS管n11、反相器inv10、反相器inv11以及反相器inv12，输入信号ls_in输入至n型MOS管n10的栅端，输入信号ls_in经过反相器inv10输出反相输入信号ls_in_n，反相输入信号ls_in_n输入至n型MOS管n11的栅端，n型MOS管n10的漏端与n型MOS管n11的漏端均接地，n型MOS管n10的源端、p型MOS管p10的漏端、p型MOS管p11的栅端连接，p型MOS管p10的源端和p型MOS管p11的源端均接电源，p型MOS管p11的漏端、p型MOS管p10的栅端以及n型MOS管n11的源端均连接于A点，反相器inv11和反相器inv12依次连接，A点与反相器inv11的输入端连接，反相器inv12的输出端输出输出信号out_1；

其特殊之处在于：还包括第二电平转换单元以及反相器inv21，包括p型MOS管p20、p型MOS管p21、n型MOS管n20、n型MOS管n21以及反相器inv20，反相输入信号ls_in_n输入至n型MOS管n20的栅端，反相输入信号ls_in_n经过反相器inv20输出反相输入信号ls_in_d，反相输入信号ls_in_d输入至n型MOS管n21的栅端，n型MOS管n20的漏端与n型MOS管n21的漏端均接地，n型MOS管n20的源端、p型MOS管p20的漏端、p型MOS管p21的栅端连接，p型MOS管p20的源端和p型MOS管p21的源端均接电源，p型MOS管p21的漏端、p型MOS管p20的栅端以及n型MOS管n21的源端均连接于A＇点，A′点与反相器inv21的输入端连接，反相器inv22的输出端输出输出信号out_2，输出信号out_1与输出信号out_2汇合后形成输出信号out。