[发明专利]一种基于Nand Flash芯片的数据缓存传输方法及其控制器

说明书

技术领域

本发明涉及一种Nand Flash控制器的设计领域，尤其是涉及一种基于Nand Flash芯片的数据缓存传输方法及其控制器。 

背景技术

现有的Nand Flash控制器的结构一般包括ECC生成与校验模块、数据缓存和通道控制模块：其中，ECC生成与校验模块用于在写入数据时生成ECC校验码，并写入Nand Flash，在读取数据时校验读取的ECC码；数据缓存用于存储从Nand Flash中读取或准备写入Nand Flash的数据；通道控制模块控制内部各个模块协调数据缓存和Nand Flash的接口使用。 

现有技术中Nand Flash控制器的组织方式是每个通道都有固定对应属于自己的缓存，其他通道不可利用，其组织方式包括以下三种形式： 

1、采用一个缓存连接所有通道，使用一个ECC模块，如图1所示，这种组织方式，存在以下缺点：数据传输过程中需等待，ECC模块及其前端的各种资源都处于低效使用状态；整个数据传输路径的传输效率不高。 

2、采用多个缓存连接多个通道，且每个缓存对应一个通道，使用一个ECC模块，如图2所示，这种组织方式，与方式1相比：数据传输采用简单的流水方式，虽然效率提高，但是多个缓存会明显增加主控芯片面积和成本。 

3、采用多个缓存连接多个通道，且每个缓存对应一个通道，使用多个ECC模块，如图3所示，这种组织方式，与方式1、2相比，增加了多个ECC模块，使ECC模块输出可以并行的工作，但如果只传输一页数据，同样存在上述两种方式的缺陷，且ECC模块与通道等同数量造成资源浪费，增加主控芯片面积和成本。 

发明内容

有鉴于此，本发明提供一种基于Nand Flash芯片的数据缓存传输方法及其控制器，对缓存进行分割分组控制，可灵活对接ECC模块和通道。使缓存和ECC模块得到充分合理的配合使用，提高了整体数据的传输效率。 

为解决以上技术问题，本发明提供的第一技术方案为一种基于Nand Flash芯片的数据缓存传输方法，包括：传送命令和地址数据到Nand Flash芯片；传送数据信息到数据缓存单元；传送数据缓存单元中的数据信息到控制单元。 

所述数据缓存单元至少分割成至少两个以上的子缓存，子缓存依顺序编号为子缓存x，其中x为大于等于1的自然数；数据信息传送到子缓存x的同时，子缓存x-1中的数据信息开始传送至控制单元。 

优选的，所述传送数据信息到数据缓存单元之前，还包括：传送数据信息到ECC校验单元，其中ECC校验单元含有一个或多个ECC模块，其中：所述子缓存x根据ECC模块处理能力及Nand Flash页大小参数划分缓存单元得到，其中x等于Nand Flash一页大小除以单个ECC模块可独立编/解码的数据块的大小并向上取整。 

优选的，所述若干子缓存组成一个缓存组，进而形成若干缓存组，缓存组依顺序编号为缓存组m，其中m为大于等于1的自然数。 

优选的，所述数据缓存单元增加一缓存组调度控制单元，判断缓存组处于空闲状态，将其作为数据传送的发送或接收单元。 

优选的，所述ECC校验单元增加一ECC调度控制单元，判断ECC模块处于空闲状态，将其作为数据传送的发送或接收单元。 

优选的，所述缓存组的数量M与ECC模块的数据K、通道的数量N满足以下关系：K≤M≤N。 

优选的，传送数据时，同一缓存组内不同的小缓存数据并行传输；不同缓存组 之间数据并行传输；一个通道可对应多个缓存组进行数据传输；且每个缓存组每次都只能连续的输出到一个通道或者从一个通道接收。 

优选的，传送数据时，同一页数据只能由同一个ECC模块编码或解码；同一页数据只能由同一个缓存组暂存。 

本发明提供的第二技术方案为一种高效Nand Flash控制器，包括：总线接口单元，ECC校验单元、数据缓存单元、控制单元、通道。 

其中，所述ECC校验单元包括一个或多个独立的ECC模块；所述数据缓存单元至少分割成至少两个以上的子缓存，子缓存依顺序编号为子缓存x，其中x为大于等于1的自然数；所述子缓存；所述若干子缓存组成一个缓存组，进而形成若干缓存组，缓存组依顺序编号为缓存组m，其中m为大于等于1的自然数。 

所述总线接口单元，与ECC校验单元相连接，用于实现控制器与外部系统总线的命令及数据交互。 

所述ECC校验单元，与总线接口单元和数据缓存单元相连接，控制ECC模块作为数据传送的发送或接收单元。