[发明专利]金属栅极结构及其制造方法

说明书

本发明提供了半导体结构，该半导体结构包括具有表面的半导体层和位于半导体层的表面上方的限定金属栅极的层间电介质(ILD)。该金属栅极包括高k介电层、覆盖层和功函金属层。远离覆盖层的拐角的覆盖层侧壁的厚度基本上薄于覆盖层底部的中心周围的厚度。本发明提供了制造半导体结构的方法。该方法包括：形成金属栅极凹槽，形成高k介电层，形成第一覆盖层，在第一覆盖层上形成第二覆盖层，去除或减薄第一覆盖层侧壁，以及去除第二覆盖层。

技术领域

本发明涉及半导体结构中的金属栅极。

背景技术

半导体集成电路(IC)工业已经经历了快速发展。在IC演化的过程中，功能密度(即，每芯片面积的互连器件的数量)已普遍增大，而几何尺寸(即，使用制造工艺能够产生的最小部件(或线))减小。这种按比例缩小的工艺通常通过提高生产效率和降低相关成本来提供益处。这种按比例缩小也增大了加工和制造IC的复杂度，并且为了实现这些进步，需要IC加工和制造中的类似的发展。随着晶体管的尺寸减小，必须减小栅极氧化物的厚度以在栅极长度减小的情况下保持性能。然而，为了减小栅极泄漏，使用高介电常数(高K)栅极绝缘层，这允许较大的物理厚度，同时保持有效电容，该有效电容与由在较大的技术节点中使用的典型的栅极氧化物提供的相同。

此外，随着技术节点缩小，在一些IC设计中，期望用金属栅(MG)电极来替代典型的多晶硅栅电极以在部件尺寸减小的情况下改进器件性能。一种形成MG电极的工艺称为“后栅极”工艺，其与称为“前栅极”的另一MG电极形成工艺相反。“后栅极”工艺允许减少包括在形成栅极之后必须实施的高温处理的后续工艺的数量。

因此，期望的是为在衬底上形成的每个NFET、PFET、N-FinFET和P-FinFET提供不同配置的金属栅极结构的方法和半导体器件。

发明内容

为了解决现有技术中存在的问题，本发明提供了一种半导体结构，包括：半导体衬底，具有表面；层间电介质(ILD)，位于所述半导体衬底的表面上方并且限定凹槽；间隔件，内衬于所述凹槽的侧壁；高k介电层，内衬于所述凹槽的底部和所述间隔件的侧壁；覆盖层，位于所述高k介电层上，其中，所述覆盖层的底部和所述高k介电层的底部形成靠近所述凹槽的底部的界面；功函金属层，位于所述覆盖层上；其中，所述覆盖层的底部的中心周围的厚度为T1，在从所述界面测量的距离大于T1的4倍处的覆盖层侧壁部分的厚度厚于或等于约0并且薄于约0.5T1。

在上述半导体结构中，其中，在从所述界面测量的距离大于T1的4倍至6倍处的覆盖层侧壁部分的厚度厚于或等于约0并且薄于约0.5T1。

在上述半导体结构中，其中，所述覆盖层包括复合膜堆叠件。

在上述半导体结构中，其中，所述功函金属层包括复合膜堆叠件。

在上述半导体结构中，其中，所述半导体结构是N-MOSFET或P-MOSFET。

在上述半导体结构中，其中，所述覆盖层包括复合膜堆叠件；其中，所述覆盖层包括至少一个调整层，其中，所述调整层的底部和位于所述调整层下方的层的底部形成靠近所述凹槽的底部的调整界面；以及其中，所述调整层的底部的中心周围的厚度定义为T1'，在从所述调整界面测量的距离大于T1'的4倍处的调整层侧壁部分的厚度厚于或等于约0并且薄于约0.5T1'。

根据本发明的另一方面，提供了一种FinFET中的半导体结构，包括：半导体衬底，具有表面；层间电介质(ILD)，位于所述半导体衬底的表面上方并且限定凹槽；间隔件，内衬于所述凹槽的侧壁；高k介电层，内衬于所述凹槽的底部和所述间隔件的侧壁；覆盖层，位于所述高k介电层上，其中，所述覆盖层的底部和所述高k介电层的底部形成靠近所述凹槽的底部的界面；以及功函金属层，位于所述覆盖层上；其中，所述覆盖层的底部的中心周围的厚度定义为T1，在从所述界面测量的距离大于T1的4倍处的覆盖层侧壁部分的厚度厚于或等于约0并且薄于约0.5T1。