[发明专利]非易失性存储器件

说明书

一种非易失性存储器件包括：浮栅，其具有多个指状件；第一耦合单元，其包括在垂直方向上与浮栅重叠的有源控制栅；第二耦合单元，其包括在水平方向上与浮栅重叠的多个控制插塞；以及控制单元，其将有源控制栅与控制插塞电连接，并且控制施加至有源控制栅的偏压。

相关申请的交叉引用

本申请要求2014年2月11日提交的申请号为10-2014-0015404的韩国专利申请的优先权，其全部内容通过引用合并于此。

技术领域

本发明的示例性实施例涉及一种半导体器件制造技术，且更具体而言，涉及一种非易失性存储器件。

背景技术

近来的数字媒体设备允许人们在任何时间任何地点容易地使用他们所需要的信息。由于各种设备从模拟转换成数字，并且数字设备快速地传播信息，所以需要储存媒体用于储存视频、录制的音乐和各种数据。结果，全球半导体产业竞争性地对片上系统(“SoC”)基础技术投资，以保持与高集成的趋势同步。SoC是一种将所有的系统技术集成在单个半导体中的技术。在没有系统设计技术的情况下，难以开发非存储半导体。由于具有数字电路和模拟电路二者的复合功能的芯片出现成为SoC领域中的主流技术，所以越来越需要修整模拟器件或储存内部操作算法的嵌入式存储器。

由于基于用于形成逻辑电路的逻辑工艺或互补金属氧化物半导体(“CMOS”)工艺来制造嵌入式存储器，所以难以提高嵌入式存储器的集成度。

发明内容

本发明的示例性实施例针对一种具有提高的集成度的非易失性存储器件。

根据本发明的一个实施例，一种非易失性存储器件包括：浮栅，其具有多个指状件(fingers)；第一耦合单元，其包括在垂直方向上与浮栅重叠的有源控制栅；第二耦合单元，其包括在水平方向上与浮栅重叠的多个控制插塞；以及控制单元，其将有源控制栅与控制插塞电连接，并且控制施加至有源控制栅的偏压。有源控制栅可以与指状件重叠。有源控制栅可以包括阱，阱形成在浮栅之下的衬底中。控制插塞中的每个可以具有面对指状件的一个或更多个侧壁。控制单元可以包括二极管。二极管的阳极与控制插塞耦接，以及二极管的阴极与有源控制栅耦接。

根据本发明的另一个实施例，一种非易失性存储器件包括：有源控制栅，其形成在衬底中；浮栅，其具有形成在衬底之上，并且被分成与有源控制栅重叠的多个指状件；多个控制插塞，其形成在有源控制栅之上，并且被设置成与指状件相邻且在多个控制插塞与指状件之间具有间隙；以及整流器，其将有源控制栅与控制插塞电连接，并且控制施加至有源控制栅的偏压。非易失性存储器件还可以包括侧壁间隔件，其形成在浮栅的侧壁上并且对间隙进行间隙填充。有源控制栅可以包括阱，其形成在衬底之上。二极管可以包括杂质区，其形成在阱中且具有与阱成互补关系的导电类型，以及杂质区在垂直方向上与指状件重叠。当有源控制栅通过二极管而浮置时，杂质区可以与浮栅耦接。二极管可以包括PN结二极管。PN结二极管的阳极可以与控制插塞耦接，以及二极管的阴极与有源控制栅耦接。控制插塞中的每个可以具有面对指状件的一个或更多个侧壁。

根据本发明的另一个实施例，一种非易失性存储器件包括：第二导电类型的第一阱，其形成在衬底之上；第二阱，其形成在衬底之上，并且具有与第二导电类型成互补关系的第一导电类型；浮栅，其形成在衬底之上，并且与第一阱和第二阱重叠，以及包括与第一阱重叠的多个指状件；选择栅，其形成在衬底之上，并且与第二阱重叠；多个控制插塞，其形成在第一阱之上，并且被设置成与指状件相邻且在多个控制插塞与指状件之间具有间隙；间隔件，其形成在浮栅和选择栅的侧壁上，并且对间隙进行间隙填充；以及第二导电类型的杂质区，其形成在控制插塞之下的第一阱中，并且将控制插塞与第一阱电连接。控制插塞中的每个具有面对指状件的一个或更多个侧壁。杂质区与浮栅重叠。当施加第一极性的第一偏压至控制插塞时，与第一偏压相同的偏压被施加至第一阱和杂质区。当与第一极性相反的第二极性的第二偏压被施加至控制插塞时，与第二偏压相同的偏压被施加至杂质区，以及第一阱浮置。

附图说明