[发明专利]一种集成自适应基准缓冲器的低压差线性稳压器

权利要求书

1.一种自适应基准缓冲器，其特征在于，包括：

一恒定偏置电压生成电路，包括PMOS管MP9、NMOS管MN7、NMOS管MN8；

PMOS管MP9的漏极、PMOS管MP9的栅极、NMOS管MN8的漏极相连，接PMOS管的恒定偏置电压VBP，PMOS管MP9的源极接电源电压VDD；

NMOS管MN7的栅极、NMOS管MN的漏极、NMOS管MN8的栅极与外部恒定电流源IB相连，用于产生NMOS管的恒定偏置电压VBN；NMOS管MN7和MN8的源极均接地；

一控制电压生成电路，包括PMOS管MP5、PMOS管MP6和NMOS管MN4；

外部的基准电压源VREF与PMOS管MP5的漏极和PMOS管MP6的源极相连接，PMOS管MP5的栅极连接PMOS管的恒定偏置电压VBP，PMOS管MP5的源极接电源电压VDD；

PMOS管MP6的栅极、PMOS管MP6的源极和NMOS管MN4的漏极相连接；

NMOS管MN4的栅极接NMOS管的恒定偏置电压VBN，NMOS管MN4的源极接地；

一精确电压跟随器，包括PMOS管MP1、PMOS管MP2、PMOS管MP3、PMOS管MP4和NMOS管MN1、NMOS管MN2、NMOS管MN3；

PMOS管MP1、PMOS管MP2、PMOS管MP4的源极均连接电源电压VDD，PMOS管MP1的栅极、PMOS管MP4的栅极均连接PMOS管的恒定偏置电压VBP，PMOS管MP1的漏极、PMOS管MP2的栅极和NMOS管MN1的漏极相连接；

PMOS管MP2的漏极、PMOS管MP3的源极相连，接缓冲输出基准电压～VREF；

PMOS管MP3的漏极、NMOS管MN1源极和NMOS管MN2的漏极相连，接入到自适应基准控制电路的NMOS管MN6漏极；PMOS管MP3的栅极、NMOS管MN3的源极相连，接控制电压生成电路的PMOS管MP6的栅极；

PMOS管MP4的漏极、NMOS管MN3的栅极、NMOS管MN3的漏极和NMOS管MN1的栅极均相连接；

NMOS管MN2的栅极接NMOS管的恒定偏置电压VBN，NMOS管MN2的源源极接地；

一自适应偏置电压生成器，包括PMOS管MP7、PMOS管MP8和NMOS管MN5；

PMOS管MP7的栅极连接调整管栅极电压VG，PMOS管MP7的源极接电源电压VDD，PMOS管MP7的漏极接PMOS管MP8的源极；

PMOS管MP8的栅极接控制电压生成电路的PMOS管MP6的栅极，即控制电压生成电路的输出电压，PMOS管MP8的漏极、NMOS管MN5的漏极、NMOS管MN5的栅极、NMOS管MN6的栅均相连，接入到NMOS管的自适应偏置电压VBNA；

NMOS管MN5的源极接地；

一自适应基准控制器，包括NMOS管MN6；

NMOS管MN6的源极接地；NMOS管MN6的漏极接精确电压跟随器的NMOS管MN2的漏极，NMOS管MN6的栅极接入到NMOS管的自适应偏置电压VBNA；通过NMOS管MN6动态增加缓冲器偏置电流，自动调节缓冲基准电压值。

2.一种集成权利要求1所述的自适应基准缓冲器的低压差线性稳压器，其特征在于，包括：运算放大器和调整管；

所述的运算放大器包括PMOS管MP11、PMOS管MP12、PMOS管MP13、PMOS管MP14、PMOS管MP17、PMOS管MP18和NMOS管MN11、NMOS管MN12、NMOS管MN13、NMOS管MN14、NMOS管MN15、NMOS管MN16、NMOS管MN17、NMOS管MN18；

PMOS管MP11的栅极、PMOS管MP11的漏极、PMOS管MP13的漏极、NMOS管MN11漏极、NMOS管MN13漏极均相连接，PMOS管MP11的源极和PMOS管MP14的源极接调整管MP的漏极，作为低压差线性稳压器的输出VOUT；

PMOS管MP12的源极和PMOS管MP13的源极相连，接缓冲输出基准电压～VREF，PMOS管MP12的栅极、PMOS管MP12的漏极、PMOS管MP14的栅极、NMOS管MN12漏极、NMOS管MN14漏极均相连接；

PMOS管MP13的漏极、NMOS管MN15的栅极、NMOS管MN15的漏极、NMOS管MN18的栅极均相连，接运算放大器输出级NMOS管栅极电压VN；

PMOS管MP14的漏极、NMOS管MN16的栅极、NMOS管MN16的漏极、和NMOS管MN17的栅极均相连接；

PMOS管MP17、PMOS管MP18、调整管MP的源极均连接外部电源电压VD；

PMOS管MP17的栅极、PMOS管MP17的漏极、PMOS管MP18的栅极和NMOS管MN17的漏极相连，接运算放大器输出级PMOS管栅极电压VP；

PMOS管MP18的漏极、NMOS管MN18的漏极、调整管MP的栅极均相连接；

NMOS管MN11、NMOS管MN12、NMOS管MN13、NMOS管MN14、NMOS管MN15、NMOS管MN16、NMOS管MN17、NMOS管MN18的源极均连接到地；

NMOS管MN11、NMOS管MN12的栅极均连接NMOS管的偏置电压VBN；

NMOS管MN13和NMOS管MN14的栅极均连接NMOS管自适应偏置电压VBNA；

在运算放大器的外部，反向输入端连接缓冲输出基准电压VREF，同相输入端连接低压差线性稳压器的输出VOUT，输出端连接调整管的栅极；调整管的源极连接外部电源电压VDD，调整管的漏极作为低压差线性稳压器的输出端。