[发明专利]一种快闪存储器的预处理方法和装置

说明书

本发明实施例公开了一种快闪存储器的预处理方法和装置。该预处理方法包括：根据走步1方法选取快闪存储器的M个地址组成第一地址集合，并在各个地址对应的存储单元中烧录互不相同的数据；根据走步0方法选取快闪存储器的M个地址组成第二地址集合，并在各个地址对应的存储单元中烧录互不相同的数据；在第一随机地址对应的存储单元中烧录全1，以及在第二随机地址对应的存储单元中烧录全0；在快闪存储器中选取N个地址组成第三地址集合，并根据走步1的方法在各个地址对应的存储单元中烧录数据；在快闪存储器中选取N个地址组成第四地址集合，根据走步0的方法在各个地址对应的存储单元中烧录数据。采用本发明，能提高快闪存储器测试的可靠性。

技术领域

本发明涉及存储器测试领域，尤其涉及一种快闪存储器的预处理方法和装置。

背景技术

快闪存储器(英语：Flash Memory，简称闪存)的测试一般采用“三步法”：写入-回读-比较。该测试方法需要向快闪存储器中的存储单元中写数据，然后回读存储单元中的数据，将回读的数据和写入的数据进行比较来判定地址线或数据线异常。由于快闪存储器的特殊构造，往快闪存储器写数据之前要向Flash发送特殊的命令序列，例如：对于16位的快闪存储器，进行写操作之前需要发送的命令序列为：向地址0x5555对应的存储单元写入0xAA、向地址0x2AAA对应的存储单元写入0x55、向地址0x5555对应的存储单元写入0xA0；退出写操作之前需要发送的命令序列为：向地址0x5555对应的存储单元写入0xAA、向地址0x2AAA对应的存储单元写入0x55、向地址0x5555对应的存储单元写入0x80、向地址0x5555对应的存储单元写入0xAA、向地址0x2AAA对应的存储单元写入0x55、向地址0x5555对应的存储单元写入0x20。

如果快闪存储器存在外围互连问题，例如数据线异常，则往快闪存储器写数据所需要的命令序列无法正常发送，写数据也无法正常进行。由此可见，目前的写入-回读-比较的“三步法”测试方法在快闪存储器的外围连接故障时无法进行。

发明内容

本发明实施例所要解决的技术问题在于，提供一种快闪存储器的预处理方法。可解决现有技术中外围互联问题导致闪存无法测试的问题。

为了解决上述技术问题，本发明实施例提供了一种快闪存储器的预处理方法，包括：

根据走步1方法选取快闪存储器的M个地址组成第一地址集合，并在所述第一地址集合中各个地址对应的存储单元中烧录互不相同的数据；其中，M等于所述快闪存储器的地址线的数量；

根据走步0方法选取所述快闪存储器的M个地址组成第二地址集合，并在所述第二地址集合中各个地址对应的存储单元中烧录互不相同的数据；

在第一随机地址对应的存储单元中烧录全1，以及在第二随机地址对应的存储单元中烧录全0；

在所述快闪存储器中选取N个地址组成第三地址集合，并根据走步1的方法在所述第三地址集合中各个地址对应的存储单元中烧录数据；N等于所述快闪存储器的数据线的数量；

在所述快闪存储器中选取N个地址组成第四地址集合，根据走步0的方法在所述第四地址集合中各个地址对应的存储单元中烧录数据。

结合第一方面，在第一种可能的实现方式中，所述在所述第一地址集合中各个地址对应的存储单元中烧录互不相同的数据包括：

在所述第一地址集合中各个地址对应存储单元中烧录对应的地址的反码；

所述在所述第二地址集合中各个地址对应的存储单元中烧录互不相同的数据包括：

在所述第二地址集合中各个地址对应的存储单元中烧录对应的地址的原码。