[发明专利]半导体结构及其制造方法

说明书

本发明提供了半导体结构和制造半导体结构的方法。半导体结构包括：衬底；位于衬底上的金属栅极结构；以及接近金属栅极结构的间隔件，间隔件具有延伸至金属栅极结构内并且与衬底接触的边缘部分。金属栅极结构包括高k介电层和位于高k介电层上的金属栅电极。

技术领域

本发明涉及集成电路器件，更具体地，涉及半导体结构及其制造方法。

背景技术

对增大在半导体器件中形成的集成电路的密度的需求已经大大驱动了集成电路(IC)的制造。这通常通过执行更激进的设计规则以允许形成更大密度的IC器件来实现。尽管如此，由于减小的部件尺寸，诸如晶体管的IC器件的增大的密度也已经增加了加工半导体器件的复杂度。

集成电路中的晶体管通常形成为具有硅栅极氧化物和多晶硅栅电极。由于部件尺寸不断减小，期望以高k栅极电介质和金属栅电极替代硅栅极氧化物和多晶硅栅电极以改进器件性能。具有金属栅电极(尤其是与高介电常数(高k)电介质联用)的晶体管可以解决诸如多晶硅损耗和与硅栅极氧化物相关联的栅极泄漏的问题。此外，金属栅极晶体管比掺杂的多晶硅展示出更低的电阻率。在金属栅极晶体管的制造工艺中，不断地需要进一步改进以满足按比例缩小工艺中的性能需求。

发明内容

为了解决现有技术中存在的问题，本发明提供了一种半导体结构，包括：衬底；金属栅极结构，位于所述衬底上；以及间隔件，接近所述金属栅极结构，所述间隔件具有延伸至所述金属栅极结构内并且与所述衬底接触的边缘部分。

在上述半导体结构中，其中，所述半导体结构还包括：外延件，接近所述间隔件。

在上述半导体结构中，其中，所述金属栅极结构包括：高k介电层，位于所述衬底上；金属层，位于所述高k介电层上；以及金属电极，位于所述金属层上。

在上述半导体结构中，其中，所述边缘部分的形状为三角形。

在上述半导体结构中，其中，所述边缘部分的形状为三角形，其中，所述边缘部分的底角介于约1°至约89°的范围内。

根据本发明的另一方面，提供了一种制造半导体结构的方法，包括：在衬底上形成栅极介电层和伪栅极堆叠件；蚀刻所述伪栅极堆叠件以形成伪栅极结构；蚀刻所述栅极介电层以形成位于所述伪栅极结构下方的凹槽；形成围绕所述伪栅极结构并且填充所述凹槽的保护层；形成接近所述保护层的外延件；由所述保护层形成具有边缘部分的两个间隔件；去除位于所述栅极介电层上的所述伪栅极结构；去除所述栅极介电层；以及在所述间隔件之间形成金属栅极结构。

在上述方法中，其中，在所述衬底上形成所述栅极介电层和所述伪栅极堆叠件包括：在衬底上形成栅极介电层；在所述栅极介电层上沉积伪栅极层；在所述伪栅极层上沉积第一硬掩模层；以及在所述第一硬掩模层上沉积第二硬掩模层。

在上述方法中，其中，在所述衬底上形成所述栅极介电层和所述伪栅极堆叠件包括：在衬底上形成栅极介电层；在所述栅极介电层上沉积伪栅极层；在所述伪栅极层上沉积第一硬掩模层；以及在所述第一硬掩模层上沉积第二硬掩模层，其中，在所述衬底上形成所述栅极介电层的方法是热氧化。

在上述方法中，其中，形成接近所述保护层的所述外延件包括：蚀刻接近所述保护层的所述衬底以形成空腔；以及在所述空腔中生长外延件。

在上述方法中，其中，在形成接近所述保护层的所述外延件之后，还包括：在所述衬底上方沉积ILD层。

在上述方法中，其中，去除位于所述栅极介电层上的所述伪栅极结构包括：暴露所述伪栅极层；以及蚀刻掉所述伪栅极层。

在上述方法中，其中，在形成接近所述保护层的所述外延件之后，还包括：在所述衬底上方沉积ILD层，其中，在所述间隔件之间形成所述金属栅极结构包括：在所述衬底上沉积高k介电层；在所述高k介电层上沉积金属层；以及在所述金属层上沉积金属电极。