[发明专利]一种基于场强自适应的时钟管理方法及装置

说明书

技术领域

本发明属于时钟控制领域，尤其涉及一种基于场强自适应的时钟管理方法及装置。

背景技术

时钟管理历来就是芯片开发设计的关键，是整个芯片稳定高效工作的基础，一个好的时钟管理方法不仅可以提高整个芯片的运行速度而且可以动态地控制芯片的功耗，使其能够适应外部场强的变化，增加芯片工作的安全性和稳定性。

在非接触式卡和双界面卡只有非接触界面工作时，无论外部场强高低均采用同样频率的时钟容易使得芯片由于外部场强过低而导致掉电复位异常，为了满足低场正常工作的要求，可以设定芯片工作在较低的时钟频率下，但是这会极大地影响芯片性能。

传统的时钟切换方式有两种方案，方案一是直接切换时钟频率到目标时钟频率，这样的方案很容易造成芯片由于瞬态功耗变化过大、过快而造成的掉电复位异常；方案二是由软件逐步切换时钟频率到目标时钟频率，但是这种方式使得时钟频率切换所花销的时间成本数倍的增加，而且软件的操作较为复杂。这两种方式都是由软件配置并发起时钟切换的动作，并不能够根据外部场强的高低变化来调节芯片的工作频率，容易使得芯片由于外部场强过低而导致掉电复位异常。

下面结合图1进行详细说明：

如图1所示，时钟频率由高到低依次为clk0_i，clk1_i，clk2_i…….clkn_i。

方案一的操作为配置寄存器sel_clk_con[3:0]＝4’b0000-->>4’b1000，即直接从低频时钟切换到高频时钟，这种方式使得芯片由较低功耗的状态突然变化到一个较高功耗的状态。

方案二操作为配置寄存器sel_clk_con[3:0]＝4’b0000-->>4’b0001-->>4’b0010-->>4’b0100-->>4’b1000，即由软件通过逐步配置sel_clk_con[3:0]，达到逐步切换时钟频率由低频到高频，这种方式时钟频率切换速度缓慢，而且软件操作较为复杂。

以上两种方式都需要由软件通过CPU来配置寄存器sel_clk_con[3:0]，才会进行时钟切换，不能够根据外部场强的高低变化来自适应调节芯片的工作频率。

发明内容

本发明提供一种基于场强自适应的时钟管理方法及装置，以解决上述问题。

本发明还提供一种基于场强自适应的时钟管理方法，包括以下步骤：

芯片被唤醒时，若在非接触界面工作并使能场强自适应时钟切换参数，则目的时钟控制模块根据接收的场强指示信号的值，获取目的时钟值并将所述目的时钟值发送至时钟频率切换控制模块；

所述时钟频率切换控制模块根据接收的目的时钟值，调整时钟频率选择值并将调整后的所述时钟频率选择值输出至时钟切换模块；

所述时钟切换模块根据接收的所述时钟频率选择值，输出时钟频率结果值。

本发明还提供一种基于场强自适应的时钟管理装置，包括目的时钟控制模块、时钟频率切换控制模块、时钟切换模块；其中，所述目的时钟控制模块通过所述时钟频率切换控制模块与所述时钟切换模块相连；

所述目的时钟控制模块，用于芯片被唤醒时，若在非接触界面工作并使能场强自适应时钟切换参数，则根据接收的场强指示信号的值，获取目的时钟值并将所述目的时钟值发送至时钟频率切换控制模块；

所述时钟频率切换控制模块，用于根据接收的目的时钟值，调整时钟频率选择值并将调整后的所述时钟频率选择值输出至时钟切换模块；

所述时钟切换模块，用于根据接收的所述时钟频率选择值，输出时钟频率结果值。

相较于先前技术，根据本发明提供的一种基于场强自适应的时钟管理方法及装置，采用硬件根据外部场强的高低配置芯片工作的时钟频率，并逐步切换到相应的目的时钟频率，实现了一种场强自适应的时钟管理方案，使得芯片工作的时钟频率可以更好地适应外部场强，在保证芯片性能的同时，使得芯片在各种场强的读卡器上兼容性更好。另外，由于每个芯片中所采用的电源模块不同，所以芯片对瞬态功耗的承受能力有着区别，在发明中留有接口可以调整时钟频率的切换时间，以适应不同的芯片应用，在芯片设计时可以通过配置clk_sw_value[3:0]控制时钟频率的切换时间。

附图说明

此处所说明的附图用来提供对本发明的进一步理解，构成本申请的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：

图1所示为现有技术的时钟切换电路图；