[发明专利]多输出集成功率因数校正

说明书

技术领域

本申请案涉及电力供应器的控制。

背景技术

现代电子系统通常包含具有低功率耗散要求的电力供应器。这些系统通常使用功率因数校正电路来增加电力供应器的效率。功率因数校正电路通常包含感测多个输入/输出信号以调节电力供应器的输入电流及输出电压。因此，电力供应器的调节可用于改进电力供应器的效率，但仍存在实现较接近理想功率因数的甚至更高功率因数的空间。

发明内容

以上(例如，在施加到多个功率因数校正级时)所述的问题在很大程度上可通过多输出集成功率因数校正系统而解决。举例来说，所述功率因数校正系统包含处理器，所述处理器形成于衬底中且经布置以监视AC-DC(交流-直流)电力供应器的两个或两个以上输出级的每一电压输出并作为响应而产生针对每一所监视输出电压的个别电压误差信号。每一相应所监视输出级的每一个别输出电压控制信号是由相应个别电压控制环路产生，其中每一个别电压控制环路响应于相应的所产生个别输出电压误差信号而操作。接着，响应于所述个别电压误差信号中的每一者而产生经组合输出电压误差信号。监视并使用到所述电力供应器的电压输入及所述电力供应器的输出级总电感器电流以响应于所述所监视输入电压及总电感器电流以及所述经组合输出电压误差控制信号而产生经组合输出电压控制信号。响应于所述相应的所产生个别电压误差信号中的每一者而产生针对每一所监视输出级的每一个别输出电压控制信号。

基于以下理解提交本发明摘要：其并非用于解释或限定权利要求书的范围或含义。此外，本发明内容并不打算识别所请求标的物的关键特征或重要特征，也不打算用作确定所请求标的物的范围的辅助。

附图说明

图1展示根据本发明的实例实施例的说明性电子装置；

图2A是图解说明根据本发明的实例实施例的多输出功率因数校正控制器电路的示意图；

图2B是图解说明根据本发明的实例实施例的多输出功率因数校正控制器电路的示意图；

图3A是图解说明根据本发明的实例实施例的n输出功率因数校正控制器电路的示意图；

图3B是图解说明根据本发明的实例实施例的n输出功率因数校正控制器电路的示意图；且

图4是图解说明根据本发明的实例实施例的独立桥式功率因数校正控制器电路的示意图。

具体实施方式

以下论述针对于本发明的各种实施例。尽管这些实施例中的一或多者可为优选的，但所揭示的实施例不应解释为或以其它方式用作对本发明的范围(包含权利要求书)的限制。另外，所属领域的技术人员将理解，以下说明具有广泛应用，且任何实施例的论述仅意指所述实施例的实例，且并不打算暗示本发明的范围(包含权利要求书)限于所述实施例。

在以下说明及权利要求书通篇中，使用特定术语来指代特定系统组件。如所属领域的技术人员将了解，可使用各种名称来指代组件或系统。因此，本文中在名称上而非功能上不同的组件之间未必做出区分。此外，系统可为另一系统的子系统。在以下论述中及在权利要求书中，术语“包含”及“包括”以开放式方式使用，且因此应解释为意指“包含但不限于...”。同样，术语“耦合到”或“与...耦合”(及类此术语)打算描述间接或直接电连接。因此，如果第一装置耦合到第二装置，那么所述连接可通过直接电连接或通过经由其它装置及连接的间接电连接而做出。术语“部分”可意指整个部分或少于整个部分的一部分。术语“校准”可包含词“测试”的含义。

图1展示根据本发明的优选实施例的说明性计算装置100。举例来说，计算装置100是电子系统129或并入到电子系统129中，例如计算机、电子器件控制“盒”或显示器、通信设备(包含发射器)或经布置以接收交流的任何其它类型的电子系统。

在一些实施例中，计算装置100包括包含控制逻辑的巨型单元或单芯片系统(SoC)，例如CPU 112(中央处理单元)、存储装置114(例如，随机存取存储器(RAM))及电力供应器110。举例来说，CPU 112可为CISC类型(复杂指令集计算机)CPU、RISC类型CPU(精简指令集计算机)、MCU类型(微控制器单元)或数字信号处理器(DSP)。存储装置114(其可为存储器，例如处理器上高速缓冲存储器、处理器外高速缓冲存储器、RAM、快闪存储器或磁盘存储装置)存储在由CPU 112执行时执行与计算装置100相关联的任何适合功能的一或多个软件应用程序130(例如，嵌入式应用程序)。