[发明专利]基于FPGA的UDP协议IP核

权利要求书

1.一种基于FPGA的UDP协议IP核，其特征在于，所述的IP核包括：

传输层UDP控制器模块，用于按照UDP协议进行传输层部分数据的封 包与解包；

网络层IP控制器模块，用于按照网络层IP协议进行网络层数据的封包 与解包；和

数据链路层MAC控制器模块，用于按照MAC协议进行数据链路层数 据的封包与解包。

2.如权利要求1所述的基于FPGA的UDP协议IP核，其特征在于， 所述IP核满足：

具备以太网接口和物理层芯片；

具备板载的XilinxVirtex系列的物理层芯片；

具备自定义的输入输出接口。

3.如权利要求1或2所述的基于FPGA的UDP协议IP核，其特征在 于，所述UDP控制器模块还包括校验模块，用于对接收到的数据进行校验， 正确则将数据传输至网络层IP协议控制器模块，否则丢弃该数据。

4.如权利要求1或2所述的基于FPGA的UDP协议IP核，其特征在 于，所述网络层IP协议控制器模块还包括校验模块，用于对接收到的UDP 控制器模块发出的数据进行校验，正确则将数据传输至链路层MAC控制器 模块，否则丢弃该数据。

5.一种构建基于FPGA的UDP协议IP核的方法，其特征在于，包括：

接收来自应用层的数据，并按照UDP协议对接收到的数据添加UDP首 部进行传输层的封装，并发送封装后的数据；

接收来自传输层的数据，对接收到的数据按照网络层IP协议进行封装 并添加IP首部，并发送封装后的IP数据包；

接收来自网络层的IP数据包，对接收到的IP数据包添加MAC层首部 和帧尾并进行CRC校验后形成以太网帧格式数据发送到以太网络中。

6.如权利要求5所述的构建基于FPGA的UDP协议IP核的方法，其 特征在于，所述IP核满足：

具备以太网接口和物理层芯片；

具备板载的XilinxVirtex系列的物理层芯片；

具备自定义的输入输出接口。

7.如权利要求5或6所述的构建基于FPGA的UDP协议IP核的方法， 其特征在于，接收到来自应用层的数据后，传输层还对接收到的数据进行校 验，正确则将数据传输至网络层，否则丢弃该数据。

8.如权利要求5或6所述的构建基于FPGA的UDP协议IP核的方法， 其特征在于，接收来自传输层的数据后，网络层还对接收到的数据进行校验， 正确则将数据传输至链路层，否则丢弃该数据。