[发明专利]通过多核PCIE加速子卡后的数据排序方法

说明书

技术领域

本发明涉及通讯领域，尤其是一种通过多核PCIE加速子卡后的数据排序方法。

背景技术

PCIE-1365加速子卡板载众核芯片TILE-Gx8036，是一款高性能的网络和计算平台，旨在释放嵌入式系统和服务器的性能和吞吐量。

其中，PCIE(Peripheral Component Interconnection Express)是一种周边元件扩展接口。

板载多核芯片TILE-Gx8036是Tilera公司第三代64位处理器，有36个类MIPS核。Tilera公司创造性地设计了核之间的iMeshTM互联架构，提供了非常高的核间通信数据带宽，降低了核间通信延时，而且通过共享的Cache消除了核间互联的性能瓶颈，并降低了芯片功耗。

所述PCIE-1365加速子卡板是一种多核PCIE加速子卡，所述PCIE-1365加速子卡板拥有4个可配置为千兆或万兆的以太网光口(SFP/SFP+)及Crypto硬加速引擎，具有40Gbps网络数据I/O能力。可以支持12路1080P高清视频处理，支持3000路语音编解码处理。

所述PCIe-1365加速子卡板可安装于台式主机或机架式服务器，通过PCIE插槽供电；也可以配置为独立模式，不使用PCIE接口，通过6针电源接口供电进行独立操作。

由于PCIE加速子卡为多核并行处理，且处理的数据很大，如果不对所述PCIE加速子卡处理的数据包进行排序，与其连接的主机接收到所述PCIE加速子卡处理的数据包后，需要将这些数据包存储在所述主机的硬盘上，然后再对这些数据包进行排序，再输出到客户端，导致所述主机硬盘消耗大，处理时间长。

发明内容

本发明的目的在于提供一种通过多核PCIE加速子卡后的数据排序方法，以解决PCIE加速子卡与主机数据传输时间长、所述主机硬盘消耗大的问题。

为了达到上述目的，本发明提供了一种通过多核PCIE加速子卡后的数据排序方法，包括以下步骤：

多核PCIE加速子卡中的多个线程同时从网口接收数据包；

所述多核PCIE加速子卡中的多个排序核接收所述多个线程发出的数据包，并进行第一次排序；

每个所述排序核中经过第一次排序后的数据包通过一通道传送到与所述多核加速子卡连接的主机；以及

所述主机通过所述多个通道接收到经过第一次排序后的数据包后进行第二次排序。

优选的，在上述的通过多核PCIE加速子卡后的数据排序方法中，所述多个线程从网口接收到的数据包均包含一时间戳。

优选的，在上述的通过多核PCIE加速子卡后的数据排序方法中，所述第一次排序根据所述数据包上时间戳的前后来排序。

优选的，在上述的通过多核PCIE加速子卡后的数据排序方法中，所述第二次排序根据所述数据包上时间戳的前后来排序。

优选的，在上述的通过多核PCIE加速子卡后的数据排序方法中，所述主机将接收到的每个所述通道传输的经过所述第一次排序后的数据包放入一缓冲寄存器内。

优选的，在上述的通过多核PCIE加速子卡后的数据排序方法中，所述主机对存储于多个所述缓冲寄存器内的数据包进行第二次排序。

优选的，在上述的通过多核PCIE加速子卡后的数据排序方法中，所述主机对存储于多个所述缓冲寄存器内的数据包进行第二次排序的步骤具体为：所述主机同时扫描多个所述缓冲寄存器并行传输的数据包，将扫描到的时间戳最早的数据包先发送到客户端，然后依据所述时间戳的前后顺序将剩余的数据包依次发送到客户端。

优选的，在上述的通过多核PCIE加速子卡后的数据排序方法中，每个所述排序核同时接收多个所述线程并行发出的数据包。

优选的，在上述的通过多核PCIE加速子卡后的数据排序方法中，所述多核PCIE加速子卡通过PCIE接口与所述主机连接。

优选的，在上述的通过多核PCIE加速子卡后的数据排序方法中，所述多核PCIE加速子卡基于操作系统进行，对所述多核PCIE加速子卡进行编程调试。