[发明专利]一种面向飞腾处理器的一维8点IDCT并行方法

说明书

技术领域

本发明涉及在国产飞腾处理器上将一维8点IDCT算法并行化的方法，尤其涉及图像与视频解码程序中所使用的IDCT算法。

背景技术

2维8×8IDCT计算是图像与视频解码中的常用变换，是图像解码中最耗时的变换计算。为了提升计算效率，在目前的图像与视频解码程序中，一般将2维8×8IDCT计算进行变换后用多个一维8点IDCT计算来完成。

飞腾处理器是由国防科技大学研发的一个单芯片多线程(CMT)处理器系列。飞腾系列处理器的VIS多媒体指令集可完成子字并行计算。在子字并行计算中，一个字就是一个数据集。子字是包含在字中的更低精度的数据单元。由于可将同样的指令应用于一个字中的所有子字，因此原来需要若干条指令才能完成的操作，可通过一条子字并行指令来实现。例如，如果一个字长是64位，则一个子字的大小可以是8位，16位和32位。这样，一条指令可以并行处理八个8位子字，四个16位子字，或两个32位子字。本发明利用飞腾处理器的VIS指令集实现一维8点IDCT算法的子字并行化，从而提升IDCT计算在飞腾处理器上的运算速度。

到目前为止，利用飞腾处理器的VIS指令集实现一维8点IDCT算法子字并行化的方法尚未见报道。

发明内容

本发明的目的在于利用飞腾处理器的VIS指令提升一维8点IDCT变换计算的效率。

本发明一种面向飞腾处理器的一维8点IDCT并行方法，该并行方法步骤如下：

令x(n)n＝0，1，2，...，7为一维8点IDCT的输入，y(n)n＝0，1，2，...，7为输出，x(n)和y(n)均为0至255之间的整数，则一维8点IDCT计算可表示为：

a₀＝x(0)*C₄+x(2)*C₂+x(4)*C₄+x(6)*C₆ y(0)＝a₀+b₀

a₁＝x(0)*C₄+x(2)*C₆-x(4)*C₄-x(6)*C₂y(1)＝a₁+b₁

a₂＝x(0)*C₄-x(2)*C₆-x(4)*C₄+x(6)*C₂ y(2)＝a₂+b₂

a₃＝x(0)*C₄-x(2)*C₂+x(4)*C₄-x(6)*C₆ y(3)＝a₃+b₃

b₀＝x(1)*C₁+x(3)*C₃+x(5)*C₅+x(7)*C₇ y(4)＝a₄-b₄

b₁＝x(1)*C₃-x(3)*C₇-x(5)*C₁-x(7)*C₅ y(5)＝a₅-b₅

b₂＝x(1)*C₅-x(3)*C₁+x(5)*C₇+x(7)*C₃ y(6)＝a₆-b₆

b₃＝x(1)*C₇-x(3)*C₅+x(5)*C₃-x(7)*C₁ y(7)＝a₇-b₇

其中a_k和b_k表示中间计算结果，k＝0，1，2，...，7，C_k为常量，k＝1，2，3，...，7，采用飞腾处理器的VIS指令集将一维8点IDCT计算并行化的步骤如下：

(1)将所有C_k乘以2¹⁴后取整，记为Fix_C_k；