[发明专利]一种低压差线性稳压电路和低压差线性稳压装置

权利要求书

1.一种低压差线性稳压电路，其特征在于，包括低压差线性稳压单元和调零电阻单元，其中，

所述低压差线性稳压单元的第一输入端用于接收输入的工作电压，所述低压差线性稳压单元的第二输入端用于接收输入的参考电压，所述低压差线性稳压单元的输出端输出用于负载工作的负载电流；

所述调零电阻单元的输入端与所述低压差线性稳压单元的输出端相连，所述调零电阻的输入端用于采样所述负载电流，根据采样到的所述负载电流自适应的调整等效电阻的阻值，并将所述等效电阻的阻值反馈到所述低压差线性稳压单元的反馈输入端，以使所述低压差线性稳压单元根据所述反馈的等效电阻阻值调整所述低压差线性稳压电路的零极点分布；

其中，所述低压差线性稳压单元包括第一运放器、第一晶体管、第一电阻和第二电阻，其中，

所述第一运放器的第一输入端作为所述低压差线性稳压单元的第二输入端用于接收输入的参考电压，所述第一运放器的第二输入端分别与所述第一电阻的第二端以及与所述第二电阻的第一端相连，所述第一运放器的第三输入端和第四输入端用于作为所述低压差线性稳压单元的反馈输入端，所述第一运放器的输出端与所述第一晶体管的第一端相连；

所述第一晶体管的第二端与所述低压差线性稳压单元的第一输入端相连，所述第一晶体管的第三端与所述第一电阻的第一端相连，所述第一晶体管的第三端与所述第一电阻的第一端连线的中点作为所述低压差线性稳压单元的输出端；

所述第二电阻的第二端与地相连；

所述调零电阻单元包括电流源、电流镜、第二运放器、第二晶体管和第三晶体管，其中，

所述电流源的输入端与所述低压差线性稳压单元的输出端相连，所述电流源的输出端与所述电流镜的输入端相连；

所述电流镜的输出端分别与所述第二运放器的第二输入端以及与所述第二晶体管的第二端相连；

所述第二晶体管的第一端分别与所述第二运放器的输出端以及与所述第三晶体管的第一端相连，所述第二晶体管的第三端与所述第二晶体管的第一端相连；

所述第三晶体管的第二端分别与所述第二运放器的第一输入端以及与所述第一运放器的第三输入端相连，所述第三晶体管的第三端与所述第一运放器的第四输入端相连。

2.根据权利要求1所述的低压差线性稳压电路，其特征在于，所述第一晶体管为PMOS管，所述第一晶体管的第一端为PMOS管的栅极，所述第一晶体管的第二端为PMOS管的源极，所述第一晶体管的第三端为PMOS管的漏极；或者

所述第一晶体管为PNP型三极管，所述第一晶体管的第一端为PNP型三极管的基极，所述第一晶体管的第二端为PNP型三极管的发射极，所述第一晶体管的第三端为PNP型三极管的集电极。

3.根据权利要求1所述的低压差线性稳压电路，其特征在于，所述电流镜包括第四晶体管和第五晶体管，其中，

所述第四晶体管的第一端分别与所述电流源的输出端以及与所述第五晶体管的第一端相连，所述第四晶体管的第二端与地相连，所述第四晶体管的第三端与所述电流源的输出端相连；

所述第五晶体管的第二端作为所述电流镜的输出端分别与所述第二运放器的第二输入端以及与所述第二晶体管的第二端相连，所述第五晶体管的第三端与地相连。

4.根据权利要求1所述的低压差线性稳压电路，其特征在于，所述第二晶体管为NMOS管，所述第二晶体管的第一端为NMOS管的栅极，所述第二晶体管的第二端为NMOS管的源极，所述第二晶体管的第三端为NMOS管的漏极；或者

所述第二晶体管为NPN型三极管，所述第二晶体管的第一端为NPN型三极管的基极，所述第二晶体管的第二端为NPN型三极管的发射极，所述第二晶体管的第三端为NPN型三级管的集电极。