[发明专利]用于改进编码的设备以及相关方法

说明书

设备包括编码器，该编码器适用于通过使用脉冲幅度调制(PAM)来对需要经由通信链路传输的数据位进行编码。编码器包括逻辑电路。逻辑电路适用于对位图案和数据位执行逻辑操作以便减小连续长度并且/或者改善数据位的DC平衡。

相关申请的交叉引用

本申请为2012年10月26日提交的标题为“Apparatus for Improved Encodingand Associated Methods”的美国申请第13/661,313号(代理人号：ALTR99)的部分延续案(CIP)，并且其全部内容以引用的方式并入本文。

技术领域

所公开的概念总体涉及电子通信，并且更加具体地，涉及在电子通信中用于改进编码的设备以及相关方法。

背景技术

电子电路系统和系统有时使用高速链路来促进在两个电路或者子系统之间的通信。链路(其可以是串行链路)可以传输具有由发射器添加的编码的信息或者数据，该编码可以指示字边界、区分数据和控制信息，对数据进行置乱(scramble)以分散电磁干扰(EMI)，避免长的连续长度(run-length，RL)，以及平衡0和1的数目以避免DC失衡(缺乏DC平衡)。编码方案的示例包括8b10b、64/66和64/67，这些都是本领域技术人员众所周知的。这类编码方案可以与多种物理层布置(physical layer arrangement)一起使用，诸如本领域技术人员已知的脉冲幅度调制(例如，PAM-4和PAM-8)方案。

在接收器处，对经由链路传输的数据进行处理，以确定字边界、获取与发射器的锁定，解码等等。一旦发现字锁(word lock)，便使用数据变换以确认维持字锁。这些操作的细节是本领域技术人员熟知的。

发明内容

本公开总体涉及在电子通信中的改进编码、具有改进编码的设备以及相关方法。考虑了多种设备和方法。根据一个示例性实施例，设备包括编码器，该编码器适用于使用脉冲幅度调制(PAM)对经由通信链路传输的数据位进行编码。编码器包括逻辑电路。逻辑电路对位图案(pattern of bits)和数据位执行逻辑操作，以便减小连续长度以及/或者改善数据位的DC平衡。

根据另一示例性实施例，设备包括编码器电路，该编码器电路使用PAM对经由通信链路作为数据流传输的数据位进行编码。编码器电路包括位顺序置乱电路，该位顺序置乱电路对数据位的顺序进行置乱以减小连续长度以及/或者改善数据流的DC平衡。

根据另一示例性实施例，设备包括编码器，该编码器对数据位集合进行编码，其中该编码器基于位集合对数据位选择性地进行编码。该位集合初始地用于使用PAM经由链路建立数据通信。

附图说明

附图仅仅图示了示例性实施例，因此不应该将附图视为限制本申请或者权利要求书的范围。已经知晓本公开的益处的本领域技术人员要了解，所公开的概念还适用于其他等效的实施例。在图中，在一个以上的图中使用的相同数字指示符表示相同、相似或者等同的功能、部件或者块。

图1A-图1B图示了根据示例性实施例的数据通信系统的方块图。

图2A-图2D图示了在示例性实施例中使用的PAM数据通信系统中的各种信号和电路。

图3示出了根据示例性实施例的用于编码的电路的方块图。

图4A-图4B图示了使用根据示例性实施例的逻辑操作来减小连续长度的示例。

图5图示了根据示例性实施例的用于对位顺序进行置乱或者对位重排序的电路的方块图。

图6描绘了根据示例性实施例的使用位排序的置乱来减小连续长度的示例。

图7示出了根据示例性实施例的用于选择性地使用经由逻辑操作进行编码的电路。