[发明专利]一种用于Turbo码和LDPC码译码器的地址生成器

说明书

技术领域

本发明涉及专用指令集处理器技术领域，具体的说，涉及一种用于Turbo码和LDPC码译码器的地址生成器。

背景技术

Turbo码是一种具有较强纠错性能的纠错码，广泛应用于无线通信中。相关的标准包括全球移动通信系统(UMTS)[1]、长期演进(LTE)[2]、全球微波互联接入(WiMAX)[3]

LDPC码是无线通信中广泛应用的一种纠错码。相关的标准包括全球微波互联接入(WiMAX)[3]、无线局域网(WIFI)[4]。

在目前已有的地址生成器中，主要是针对Turbo码地址生成器的ASIC设计【5】，无法通过指令对译码过程进行控制，且在灵活性方面比较受限。而且现有技术中一般都是采用专用电路来实现地址生成。

发明内容

本发明的目的在于提供一种用于Turbo码和LDPC码译码器的地址生成器，该生成器能够支持多种主流无线通信标准中的Turbo码和LDPC码译码过程中的实时地址生成，并且能够支持未定义标准中的Turbo码和LDPC码译码过程中的地址生成。

本发明提供一种用于Turbo码和LDPC码译码器的地址生成器，其采用混合式结构，包括指令存储器、取指令模块、预译码模块、取操作数数模块、多模式地址计算数据通路、通用寄存器、地址寄存器、LTE专用寄存器、配置寄存器和递交模块；其中：所述多模式地址计算数据通路包括查找表—乘法模块、除法模块、加比选模块、取模模块、数据存储器和加比选1模块，它们由配置寄存器进行配置，在不同的配置条件下这些计算数据通路形成不同的连接关系，从而完成不同的地址计算功能；多模式地址计算数据通路的连接具体为：查找表—乘法模块的数据和指令被发送到除法模块、加比选模块和取模模块，除法模块的数据和指令被发送到加比选模块和递交模块，加比选模块的数据和指令被发送到取模模块、除法模块和递交模块，取模模块的数据被发送到加比选模块、递交模块、预译码模块、通用寄存器、地址寄存器和取操作数模块，数据存储器模块的数据被发送到查找表—乘法模块、取模模块、加比选模块和递交模块，加比选1模块的输出发送到通用寄存器、LTE专用地址寄存器、地址寄存器、除法模块和取操作数模块；

所述地址生成器中，取指令模块从指令存储器中获取指令，并将指令发送给预译码模块；预译码模块对指令进行预译码，检测跳转之类的指令，并将其他指令发送给取操作数模块；取操作数模块根据指令从通用寄存器和地址寄存器中获取操作数，并根据配置寄存器中的内容将所获取的操作数以及指令发往查找表—乘法模块、地址寄存器以及数据存储器；所述递交模块和指令存储器、取指令模块、预译码模块、取操作数模块以及多模式地址计算数据通路相连。

本发明中，指令存储器中存有同步指令SYNC和ADRGEN_SYNC，通过这两条指令可以保证在Turbo和LDPC的译码过程中的数据一致性。

本发明的有益效果在于：本发明采用同一套硬件完成多种标准中Turbo码和LDPC译码器的地址生成；本发明采用指令集架构实现地址生成，具有比较高的灵活性；本发明可以工作在多种模式，为不同的标准实时生成Turbo译码的地址和LDPC译码的地址。

附图说明

图1是多模式的Turbo码和LDPC码译码器的整体架构图。

图2是单核专用处理器的结构图。

图3是地址生成器的结构图。

图4是地址生成器在UMTS模式下的流水线示意图。

图5是地址生成器在UMTS模式下交织地址非法时的修正图。

图6是地址生成器在LTE模式下的流水线示意图。

图7是地址生成器在WiMAX的Turbo模式下的流水线示意图。

图8是地址生成器在QC-LDPC模式下的流水线示意图。

图9是QC-LDPC第一种读模式中数据存储示意图和子矩阵示意图。

图10是QC-LDPC第二种读模式中数据存储示意图和子矩阵示意图。

图11是未定义标准模式下的流水线示意图。

具体实施方式

下面结合附图详细阐述本发明技术方案。