[发明专利]一种半导体存储器件及其制备方法、电子装置有效
申请号: | 201410841378.4 | 申请日: | 2014-12-25 |
公开(公告)号: | CN105789136B | 公开(公告)日: | 2019-01-22 |
发明(设计)人: | 王彦;张翼英 | 申请(专利权)人: | 中芯国际集成电路制造(上海)有限公司 |
主分类号: | H01L27/11524 | 分类号: | H01L27/11524 |
代理公司: | 北京市磐华律师事务所 11336 | 代理人: | 高伟;冯永贞 |
地址: | 201203 *** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 半导体 存储 器件 及其 制备 方法 电子 装置 | ||
1.一种半导体存储器件的制备方法,包括:
步骤S1:提供半导体衬底,在所述半导体衬底上形成有浮栅材料层、隔离层、控制栅材料层和硬掩膜层,其中,所述硬掩膜层在竖直方向上具有不同的湿法蚀刻速率;
步骤S2:图案化所述硬掩膜层,以形成开口,露出所述控制栅材料层;
步骤S3:湿法蚀刻所述硬掩膜层,以扩大所述开口,形成上宽下窄的倒锥形开口;
步骤S4:以所述硬掩膜层为掩膜蚀刻所述控制栅材料层、所述隔离层和所述浮栅材料层,以形成上窄下宽的锥形浮栅和控制栅。
2.根据权利要求1所述的方法,其特征在于,在所述步骤S1中,所述硬掩膜层选用SiO2。
3.根据权利要求1或2所述的方法,其特征在于,在所述步骤S1中,所述硬掩膜层的形成方法选用CVD或者高纵深比沉积工艺。
4.根据权利要求1或2所述的方法,其特征在于,在所述步骤S1中,所述硬掩膜层的形成方法包括:
步骤S11:沉积子硬掩膜层并选用氧等离子体对该子硬掩膜层进行处理;
步骤S12:执行步骤S11若干次,以形成所述硬掩膜层。
5.根据权利要求4所述的方法,其特征在于,在所述步骤S11中,所述子硬掩膜层的厚度范围为
6.根据权利要求4所述的方法,其特征在于,在所述步骤S11中,所述子硬掩膜层采用常压化学气相沉积工艺形成,其中反应气体为正硅酸乙酯、SiH4中的一种或两种,以及O2或O3中的一种或两种,反应温度为700℃~1000℃。
7.根据权利要求4所述的方法,其特征在于,所述氧等离子体处理采用的气体为O2或O3;其中,O2或O3的流量范围为50sccm~500sccm。
8.根据权利要求4所述的方法,其特征在于,所述氧等离子体处理的时间为5s~60s,射频功率为30W~1000W。
9.根据权利要求4所述的方法,其特征在于,在所述步骤S12中执行步骤S11的次数为5-30。
10.根据权利要求1所述的方法,其特征在于,所述硬掩膜层的厚度为
11.根据权利要求1所述的方法,其特征在于,在所述步骤S2中,图案化所述硬掩膜层的方法包括:
步骤S21:在所述硬掩膜层上形成图案化的光刻胶或者双层、多层的掩膜层;
步骤S22:以所述掩膜层为掩膜蚀刻所述硬掩膜层,以形成所述开口。
12.根据权利要求1所述的方法,其特征在于,在所述步骤S3中,所述湿法蚀刻选用包括HF的蚀刻液。
13.根据权利要求1所述的方法,其特征在于,在所述步骤S3中,所述倒锥形开口的侧壁和所述控制栅材料层之间的夹角为80-88°。
14.根据权利要求1所述的方法,其特征在于,在所述步骤S4中,通过控制所述硬掩膜层与所述浮栅材料层和所述控制栅材料层之间的蚀刻选择比来调整所述浮栅和所述控制栅的侧壁角度。
15.根据权利要求1所述的方法,其特征在于,在所述步骤S1中,所述浮栅材料层选用多晶硅;
所述控制栅材料层选用多晶硅。
16.一种基于权利要求1至15之一所述的方法制备得到的半导体存储器件。
17.一种电子装置,包括权利要求16所述的半导体存储器件。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造(上海)有限公司,未经中芯国际集成电路制造(上海)有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201410841378.4/1.html,转载请声明来源钻瓜专利网。
- 上一篇:一种IGBT模块组件
- 下一篇:一种闪存存储单元及制作方法
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L27-00 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27-01 .只包括有在一公共绝缘衬底上形成的无源薄膜或厚膜元件的器件
H01L27-02 .包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的;包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27-14 . 包括有对红外辐射、光、较短波长的电磁辐射或者微粒子辐射并且专门适用于把这样的辐射能转换为电能的,或适用于通过这样的辐射控制电能的半导体组件的
H01L27-15 .包括专门适用于光发射并且包括至少有一个电位跃变势垒或者表面势垒的半导体组件
H01L27-16 .包括含有或不含有不同材料结点的热电元件的;包括有热磁组件的