[发明专利]一种高可靠性的计算机启动方法

说明书

技术领域

本申请计算机技术，尤其涉及高可靠性计算机启动方法。

背景技术

随着集成电路的发展,电子产品价格越来越低,智能电子终端越来越多的进入到人们的生活当中，智能手机、平板电脑、机顶盒等，促进人与人之间的交流，同时也丰富着人们的生活。在智能电子产品使用过程中，难以避免要进行系统的升级，来提升系统性能与功能。

智能产品使用环境千差万别，因此对可靠性有很高的要求。假设设备系统升级过程中出现断电或者升级了错误的系统镜像包等情况，很有可能无法进入系统。此时只能在bootloader(“引导加载器”或“引导加载程序”)下升级系统，这对普通用户来说，操作困难。

少数智能手机在bootloader下实现了基本的GUI界面，用户可以比较方便的再次升级系统，但是如果bootloader都被意外破坏了，此时只能返厂维修。有一些产品在bootloader下实现双系统备份，但是该方案在bootloader损坏的情况下不能起到作用，无法自动恢复系统。

还有一些产品采用两片独立的存储器来分别存放主系统与备份系统，该方案将两片独立的存储器通过一种电子开关分别于CPU相连，用户通过操作电子开关(比如智能手机上的一些组合按键)来选择需要将那一片存储器与CPU导通，以此来选择进入哪一种系统。该方案硬件实现上成本较高，电路系统复杂，不具备产品成本优势。且该方案每次只能将一个存储器与CPU连接，实际上两片存储器中的系统是完全独立的，互相不能备份与恢复，仅仅只能选择从哪一种系统启动而已，如果两个系统都坏了，也只能返回厂家来维修。

发明内容

有鉴于此，本申请提供一种高可靠性的计算机启动方法，其中该计算机包括处理器CPU、逻辑器件组合以及存储器，其中所述逻辑器件组合位于处理器以及存储器之间，并通过地址总线分别与处理器以及存储器相连；所述存储器设置有存储主bootloader的第一区块、存储有备份bootloader的第二区块以及存储操作系统的区块；该方法包括：

在计算机上电时，逻辑器件组合在内部启动具有预定时长的定时器；

逻辑器件组合在确定自身保存的启动模式为主模式时，控制CPU启动第一区块中的主bootloader；

逻辑器件组合在确定自身保存的启动模式为从模式时，控制CPU启动第二区块中的备份bootloader；

CPU在确定bootloader启动成功时，通知逻辑器件组合启动成功；

逻辑器件组合在收到CPU的启动成功通知时关闭所述定时器，在确定所述定时器超时且当前启动模式为主模式时，将所述启动模式从主模式修改为从模式并将所述CPU复位。

本申请可以有效降低单一bootloader损坏带来的可靠性降低的负面影响

附图说明

图1是本申请一个例子中计算机系统内部的硬件结构图。

图2是本申请一个例子中FLASH上的区块划分示意图。

图3是本申请一个例子中启动bootloader的流程图。

图4是本申请另一个例子中启动bootloader的流程图。

具体实施方式

请参考图1所示，本申请提供一种具有高可靠性的计算机启动解决方案，该计算机包括处理器(CPU)、逻辑器件组合(比如CPLD)以及非易失性存储器(比如FLASH)，一般来说计算机还通常包括内存(未图示)，当然该计算机系统还可能包括更多的硬件，这取决于该计算机系统的类型，比如智能手机可能还包括摄像头以及射频等硬件。在本申请中，所述逻辑器件组合可以为单一的逻辑器件，如一个或多个CPLD；也可以是其他逻辑器件与必要电子开关的组合，比如FPGA或MCU与少量电子开关的组合；以下将以逻辑器件组合是CPLD为例进行说明，CPLD相对FPGA或MCU等实现方案来说，成本更加低廉。

请参考图2，其中所述FLASH包括四个分区，分别为存储主bootloader的第一区块，存储备份bootloader的第二区块，存储主操作系统(以下简称“系统”)的第三区块以及存储备份系统的第四区块。当然，在一个简单的例子中，存储器上可以只有一个存放主系统的区块。所述CPLD位于CPU与FLASH之间，通过地址总线与CPU以及FLASH分别相连，所述CPU通过数据总线与FLASH相连。请参考图3，该计算机的启动过程包括如下步骤：

步骤301，在计算机上电时，逻辑器件组合在内部启动具有预定时长的定时器；