[发明专利]一种异构系统的多模式动态加载方法

权利要求书

1.一种异构系统的多模式动态加载方法，其特征在于，所述异构系统包括DSP、FPGA、第一Flash存储器、第二Flash存储器，所述DSP和FPGA形成双向通信连接，所述DSP分别通过SPI总线分别电连接第一Flash存储器和第二Flash存储器，所述FPGA通过SPI总线电连接第二Flash存储器，所述DSP加载有DDR3内存；所述异构系统电连接有上位机，所述上位机与DSP形成双向通信连接；

所述异构系统的多模式动态加载方法包括：

当DSP需要加载程序时，上位机向DSP发送DSP程序数据，DSP将接收的DSP程序数据存入DDR3内存中；当DSP将接收的DSP程序数据存入DDR3内存之后，DSP向FPGA发送第二Flash存储器空载命令，同时向上位机发送第一结束标志；FPGA收到第二Flash存储器空载命令后，切断DSP与第二Flash存储器之间的数据传输通路，上位机收到第一结束标志后，向DSP发送第一Flash存储器写入命令；DSP根据接收的第一Flash存储器写入命令，将DDR3内存中的DSP程序数据写入第一Flash存储器中；当DSP将DSP程序数据写入第一Flash存储器之后，使DSP重新上电，完成DSP程序数据的加载；

当FPGA需要加载程序时，上位机向DSP发送FPGA程序数据，DSP将接收的FPGA程序数据存入DDR3内存中；当DSP接收的FPGA程序数据存入DDR3内存之后，DSP向FPGA发送第二Flash存储器加载命令，同时向上位机发送第三结束标志；FPGA收到第二Flash存储器加载命令后，接通DSP与第二Flash存储器之间的数据传输通路，上位机收到第三结束标志后，向DSP发送第二Flash存储器写入命令；DSP根据接收的第二Flash存储器写入命令，将DDR3内存中的FPGA程序数据写入第二Flash存储器中；当DSP将FPGA程序数据写入第二Flash存储器之后，DSP向上位机发送第四结束标志；上位机收到第四结束标志之后，向DSP发送FPGA复位命令，DSP将接收到的FPGA复位命令转发至FPGA；FPGA收到FPGA复位命令之后，复位FPGA的每个SPI信号，之后，拉低PROG_B信号500ns，使FPGA完成FPGA程序数据的加载；其中，FPGA的SPI信号包括：时钟信号、第一片选信号、第二片选信号、主机输入/从机输出信号、主机输出/从机输入信号。

2.如权利要求1所述的一种异构系统的多模式动态加载方法，其特征在于，当DSP需要加载程序时，DSP将DSP程序数据写入第一Flash存储器之后，DSP向上位机发送第二结束标志；上位机收到第二结束标志之后，向DSP发送DSP复位命令，DSP将接收的DSP复位命令转发到FPGA，FPGA根据收到的DSP复位命令，控制DSP重新上电，使DSP完成DSP程序数据的加载。

3.如权利要求1所述的一种异构系统的多模式动态加载方法，其特征在于，所述上位机通过以太网电连接DSP，使DSP与上位机形成双向通信连接；当DSP需要加载程序时，DSP通过上位机进行数据交互；当FPGA需要加载程序时，DSP通过上位机进行数据交互。