[发明专利]一种移位寄存单元、栅极驱动装置、显示面板和显示装置

说明书

技术领域

本发明涉及显示技术领域，尤其涉及一种移位寄存单元、栅极驱动装置、显示面板和显示装置。

背景技术

液晶显示面板由二维的液晶像素矩阵构成，液晶显示面板的驱动装置包括栅极驱动装置和数据驱动装置，数据驱动装置将输入的显示数据按顺序锁存并转换成模拟信号，依次扫描液晶显示面板的数据线；栅极驱动装置包括若干个移位寄存单元，每一级移位寄存单元的控制信号输出端的信号都会被传输至其上一级移位寄存单元的复位信号输入端以及其下一级移位寄存单元的控制信号输入端。每级移位寄存单元将输入的时钟信号转换为开启或关闭信号从它的控制信号输出端输出到与其对应的栅极线上。

现有的移位寄存单元的的典型结构如图1所示，图2为图1所示的移位寄存单元的工作时序图。图1所示的移位寄存单元的工作原理如下：当触发信号STP为低电平时，Q节点的电位变为低电位；其中，当正向扫描时，正向选通触发信号USTP为低电平，晶体管MP2导通，晶体管MP3导通，因此，选通触发信号STP为正向选通触发信号USTP，QB节点的电位为高电位；当反向扫描时，反向选通触发信号DSTP为低电平，晶体管MP1导通，晶体管MP4导通，因此，选通触发信号STP为反向选通触发信号DSTP，QB节点的电位为高电位；当Q节点的电位为低电位时，晶体管MP6导通，QB节点的电位为高电位，晶体管MP10关断，而由于晶体管MP8导通，因此，Q2节点的电位为低电位，晶体管MP9导通，时钟信号CK通过MP9传输到移位寄存单元的输出端OUT；当时钟信号CK为高电平时，移位寄存单元输出高电平，当时钟信号CK为低电平时，移位寄存单元输出低电平，并且，由于晶体管MP9上的寄生电容的耦合作用，当时钟信号CK由高电平变为低电平时，Q2节点上的电位会进一步降低。当选通终止信号INT为低电平时，晶体管MP5导通，QB节点电位变为低电位，这使得晶体管MP7导通，晶体管MP10导通，从而使得Q节点的电位变为高电位，进而使得Q2节点的电位变为高电位，晶体管MP9关断，移位寄存单元输出高电平信号。

在图1所示的移位寄存单元中，在正向扫描时，当晶体管MP1的漏电流较大时，在晶体管MP1关断后，高电平的正向选通触发信号USTP依然会影响Q节点，使得Q节点上的低电位难以保持；在反向扫描时，当晶体管MP2的漏电流较大时，在晶体管MP2关断后，高电平的反向选通触发信号DSTP依然会影响Q节点，使得Q节点上的低电位难以保持；也就是说，当Q节点的电位为低电平时，在移位寄存单元停止输出之前(即晶体管MP9关断之前)，晶体管MP2和晶体管MP1的漏电，可能会使Q节点恢复高电平，而当Q节点的电位出现异常时，该移位寄存单元的逻辑会出现异常。

综上所述，在现有的移位寄存单元中，当传送用于选中该移位寄存单元连接的栅极线的信号，即选通触发信号的晶体管的漏电流较大时，会使得移位寄存单元中传输时钟信号的晶体管的开关状态异常，从而导致该移位寄存单元的逻辑出现异常。

发明内容

本发明实施例提供了一种移位寄存单元、栅极驱动装置、显示面板和显示装置，用以解决在现有的移位寄存单元中，当传送选通触发信号的晶体管的漏电流较大时，会使得移位寄存单元中传输时钟信号的晶体管的开关状态异常，导致该移位寄存单元的逻辑出现异常的问题。

基于上述问题，本发明实施例提供的一种移位寄存单元，包括触发模块、第一终止模块、传输模块和第一晶体管；所述触发模块，用于在扫描信号的控制下将接收到的选通触发信号，分别输出至第一晶体管的栅极和第一晶体管的第一极；所述传输模块，用于在第一晶体管的第二极为第一电平时，将接收到的时钟信号通过所述移位寄存单元的输出端输出；并在第一晶体管的第二极为第二电平时，停止将接收到的时钟信号输出；所述第一终止模块，用于在选通终止信号为第一电平时，将第一晶体管的第二极的信号置为第二电平。

本发明实施例提供的一种栅极驱动装置，包括多级本发明实施例提供的移位寄存单元；除第一级移位寄存单元之外，每一级移位寄存单元接收自身的前一级移位寄存单元输出的信号作为选通触发信号；第一级移位寄存单元接收初始触发信号作为选通触发信号。