[发明专利]一种帧序列处理方法及系统在审
申请号: | 201410844107.4 | 申请日: | 2014-12-30 |
公开(公告)号: | CN105630619A | 公开(公告)日: | 2016-06-01 |
发明(设计)人: | 刘宪阳;王鹏;程师林;淳于瀚中 | 申请(专利权)人: | 航天恒星科技有限公司 |
主分类号: | G06F11/07 | 分类号: | G06F11/07;G06F12/02 |
代理公司: | 北京智为时代知识产权代理事务所(普通合伙) 11498 | 代理人: | 王加岭;杨静 |
地址: | 100086*** | 国省代码: | 北京;11 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 序列 处理 方法 系统 | ||
1.一种帧序列处理方法,其特征在于,包括:
为保存至外部存储设备中的配置数据添加关键命令字;
依据预设的分段规则,对添加有关键命令字的配置数据进行数据帧分 段;
当反熔丝FPGA检测到所述外部存储设备输出的配置数据的数据值 不满足预设输出条件时,依照所述配置数据中的关键命令字,依次对每 一段数据帧进行处理,确定异常数据帧。
2.根据权利要求1所述的方法,其特征在于,所述关键命令字依据 配置数据的数据结构进行添加;
每一个关键命令字具有与其相对应的时序操作方式;
所述反熔丝FPGA通过读取并更改所述关键命令字以实现对所述配 置数据的时序更改。
3.根据权利要求1所述的方法,其特征在于,所述对配置数据进行 数据帧分段包括:
读取所述配置数据中的帧长度标识;
依据所述帧长度标识,从所述配置数据的数据帧头部开始,依次将所 述配置数据划分为帧头段、帧数据段和帧尾段。
4.根据权利要求3所述的方法,其特征在于,所述配置数据为将 SRAM型FPGA的BIT流和MSK流合并后获得的流文件。
5.根据权利要求3所述的方法,其特征在于,还包括:
为所述经过数据帧分段的配置数据中的每一帧数据添加首字节;所述 首字节表示其所对应数据帧的存储地址。
6.根据权利要求3所述的方法,其特征在于,所述预设输出条件为 所述外部存储设备输出的配置数据的数据值为零;
所述依次对每一段数据帧进行处理,确定异常数据帧包括:
当所述外部存储设备输出的配置数据的数据值不为零时,判断所述外 部存储设备当前的跳转状态,所述跳转状态包括:写操作、读操作、全 局配置、刷新和回读;
当所述跳转状态对应全局配置、刷新或回读时,依照所述配置数据中 的关键命令字,依次对所述配置数据的帧头段、帧数据段和帧尾段中的 每一帧数据进行读取;
将读取的每一帧数据与其对应的初始帧数据进行比对,确定异常数据 帧。
7.根据权利要求6所述的方法,其特征在于,还包括:
依据所述配置数据对应的外部存储设备的三个备份地址,分别读出三 个备份地址下的配置数据的帧头段、帧数据段和帧尾段中的每一帧数据。
8.一种帧序列处理系统,其特征在于,包括:
添加单元,用于为保存至外部存储设备中的配置数据添加关键命令 字;
分段单元,用于依据预设的分段规则,对添加有关键命令字的配置数 据进行数据帧分段;
处理单元,用于当反熔丝FPGA检测到所述外部存储设备输出的配置 数据的数据值不满足预设输出条件时,依照所述配置数据中的关键命令 字,依次对每一段数据帧进行处理,确定异常数据帧。
9.根据权利要求8所述的系统,其特征在于,所述分段单元包括:
读取子单元,用于读取所述配置数据中的帧长度标识;
划分子单元,用于依据所述帧长度标识,从所述配置数据的数据帧头 部开始,依次将所述配置数据划分为帧头段、帧数据段和帧尾段。
10.根据权利要求8所述的系统,其特征在于,还包括:
合并单元,用于将SRAM型FPGA的BIT流和MSK流进行合并获 得流文件。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于航天恒星科技有限公司,未经航天恒星科技有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201410844107.4/1.html,转载请声明来源钻瓜专利网。
- 上一篇:性能监视方法和装置
- 下一篇:跨系统的应用控制方法和智能终端