[发明专利]基于FPGA的DC/DC实时仿真器及方法有效
申请号: | 201410844327.7 | 申请日: | 2014-12-30 |
公开(公告)号: | CN104536807B | 公开(公告)日: | 2018-05-18 |
发明(设计)人: | 张立炎;黄子毅;全书海;陈启宏;龙容;谢长君;黄亮;石英 | 申请(专利权)人: | 武汉理工大学 |
主分类号: | G06F9/455 | 分类号: | G06F9/455 |
代理公司: | 武汉开元知识产权代理有限公司 42104 | 代理人: | 潘杰;胡红林 |
地址: | 430070 湖*** | 国省代码: | 湖北;42 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 基于 fpga dc 实时 仿真器 方法 | ||
1.一种基于FPGA的DC/DC实时仿真器,其特征在于,包括:
A/D转换器,用于将实际DC/DC控制器产生的PWM波模拟信号转换为数字信号;
FPGA,用于将所述A/D转换器转换得到的数字信号计算得到的电压电流值经四阶龙格库塔算法得到下一时刻电压电流数字信号;以及
D/A转换器,用于将所述电压电流数字信号转换为模拟信号传递给实际的控制器;
所述FPGA包括读写控制单元、DC/DC仿真并行运算单元和I/O接口;所述DC/DC仿真并行运算单元包括:
RAM,用于存储计算过程中实时更新的变量;
ROM,用于存储计算过程中的矩阵定量;
MAC乘加器,分别与ROM和RAM连接;以及
计算结果处理模块,与所述MAC乘加器的输出连接,所述计算结果处理模块的输出端与所述I/O接口连接。
2.根据权利要求1所述基于FPGA的DC/DC实时仿真器,其特征在于所述读写控制单元包括:
时序控制模块;
读内存控制模块,用于接受来自所述时序控制模块的命令调用RAM和ROM对应地址的数据,并将该数据送入MAC乘加器参与运算;以及
写内存控制模块,用于将计算结果处理的中间变量存入RAM。
3.根据权利要求2所述基于FPGA的DC/DC实时仿真器,其特征在于,还包括:
上位机,通过串口与所述I/O接口连接,用于对整个DC/DC实时仿真器进行监控。
4.一种通过权利要求1所述基于FPGA的DC/DC实时仿真器进行仿真的方法,其特征在于,包括:
将确定好的仿真步长h和DC/DC变换器电源电动势E、电感L、电容C、负载R的值存放在DC/DC仿真并行运算单元的ROM当中;
A/D转换器将实际DC/DC控制器产生的PWM波模拟信号转换为数字信号送给写内存控制模块,写内存控制模块将PWM数字信号送给DC/DC仿真并行运算单元,DC/DC仿真并行运算单元根据PWM数字信号模拟开关管的开关状态,开关管导通和关断时的状态空间方程如下:
开关管导通:
开关管关断:
读取ROM中存放的参数以及RAM中中间变量的实时值,根据四阶龙格库塔算法计算斜率近似值k1,k2,k3,k4:
K1=f(t,x
其中,h为四阶龙格库塔算法的仿真步长,
将计算得到k1,k2,k3,k4写入RAM中,然后通过时序控制模块调用读内存控制模块读取RAM中的k1,k2,k3,k4和ROM中的h计算出这一时刻的电压U,电流I的实时值:
计算结果处理模块对这一时刻的电压电流值进行位数截取并延时使整个计算过程刚好对应仿真步长的时间,最后将这一时刻的电压电流值即仿真计算结果输出到D/A转换器转换成模拟信号输出。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于武汉理工大学,未经武汉理工大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201410844327.7/1.html,转载请声明来源钻瓜专利网。
- 上一篇:一种系统共享的方法和装置
- 下一篇:实时系统更新方法及装置