[发明专利]高速高精度两步式模数转换器

权利要求书

1.一种高速高精度两步式模数转换器，其特征是，由SAR ADC模块、DAC模块、增量型二阶前馈式Σ-ΔADC模块、模拟加法器模块、数字滤波器模块组成。其中输入信号接SAR ADC的输入端和模拟加法器模块的正输入端，SAR ADC模块的输出端输出数字粗量化数字码值并将数字码值赋给DAC模块，DAC输出值连模拟加法器模块加法器模块的负输入端，加法器输出端连Σ-ΔADC输入端，Σ-ΔADC输出端连数字滤波器的输入端并连接DAC的输入端，数字滤波器输出端输出细量化数字码值。

2.如权利要求1所述的高速高精度两步式模数转换器，其特征是，SAR ADC结构由比较器模块、SAR逻辑控制模块、寄存器模块和DAC模块组成，输入信号Vin连比较器的正输入端、比较器的输出端连SAR逻辑控制模块的输入端，SAR逻辑控制模块的输出端连寄存器的输入端，寄存器的输出端输出粗量化数字码值Dsar并连接DAC的输入端，DAC的输出端接比较器的负输入端，参考电压Vref赋给DAC作为DAC的参考电压，同时通过复位信号控制复位SAR逻辑控制模块、寄存器模块和DAC模块。

3.如权利要求1所述的高速高精度两步式模数转换器，其特征是，二阶增量型Σ-ΔADC的结构如下：由第一加法器、第二加法器、两个积分器、一位内量化器、DAC和数字滤波器模块组成，输入信号Vin连第一加法器正输入端第二加法器的第一输入端，第一加法器的输出端连第一积分器的输入端，第一积分器的输出端连第二积分器的输入端和第二加法器的第二输入端，第二积分器的输出端连第一加法器的第三输入端，第一加法器的输出端连一位内量化器的输入端，一位内量化的输出端连数字滤波器的输入端和DAC的输入端，DAC的输出端连加法器1的负输入端，数字滤波器的输出端输出细量化数字码值DΣ-Δ。

4.如权利要求1所述的高速高精度两步式模数转换器，其特征是，复位信号RST对两个积分器和数字滤波器进行控制，CLK1信号对一位内量化进行控制，ADC的被测电压与输出结果之间的关系为：

Vmeasure=2VrefN(N-1)[Dout-(-V2(N)Vref)]---(1)]]>

其中Vmeasure为实际被测电压值，Dout为数字输出码值，Vref为反馈电压，V2(N)为第二级积分器第N个周期的输出值，因此这种ADC的量化精度量化误差q=-2V2(N)N(N-1);]]>

整个ADC的输出可表示为：

D_final＝D_sar×2^n-1+D_ΣΔ    (2)

其中D_final是最终输出数字结果值，D_sar是粗量化SAR ADC数字输出结果值，DΣ-Δ为细量化Σ-ΔADC输出结果值，n是细量化精度的位数。