[发明专利]一种薄膜晶体管阵列基板、液晶显示装置及其制造方法

说明书

技术领域

本发明涉及液晶显示器技术领域，尤其涉及一种薄膜晶体管阵列基板、液晶显示装置及其制造方法。

背景技术

随着显示技术的迅速发展，LCD(liquid crystal display，液晶显示器)的显示分辨率越来越高。显示分辨率越高的LCD中，像素单元的数量以及像素单元的密度也就越来越大，从而导致LCD中像素单元所占面积也越来越小。当LCD分辨率高于600PPI时，由于像素单元面积的减小，像素单元的存储电容急剧减小，使得LCD出现闪烁、crosstalk等异常现象。现有技术中，主要是通过减小薄膜晶体管阵列基板中薄膜晶体管的栅电极层与沟道层之间的栅绝缘层膜厚度；或者，减小像素电极与公共电极之间的钝化层厚度，从而增加像素单元的存储电容来解决这些问题。但是这样会使得薄膜晶体管的可靠性降低，导致位于LCD边框区域电路中薄膜晶体管的耐击穿能力下降，很容易被击穿。

发明内容

本发明实施例提供一种薄膜晶体管阵列基板、液晶显示装置及其制造方法，用以解决现有技术中存在的显示屏边框区电路中薄膜晶体管很容易被击穿的技术问题。

本发明实施例提供一种薄膜晶体管阵列基板，包括一基板，所述基板上包括显示区及围绕所述显示区的边框区；

所述基板上设置栅极层、有源层、及位于所述栅极层与所述有源层之间的第一绝缘层，所述第一绝缘层包括位于所述显示区的第一亚绝缘层和位于所述边框区的第二亚绝缘层；

所述第二亚绝缘层厚度大于所述第一亚绝缘层厚度。

本发明实施例提供一种液晶显示装置，包括上述所述的薄膜晶体管阵列基板。

本发明实施例提供一种薄膜晶体管阵列基板的制造方法，包括：

在所述栅极层和所述有源层之间沉积第一绝缘层，所述第一绝缘层包括位于显示区的第一亚绝缘层和位于边框区的第二亚绝缘层；

通过半掩模法图案化所述第一绝缘层，使得所述第一绝缘层中位于所述边框区的第二亚绝缘层的厚度大于所述第一绝缘层中位于显示区的第一亚绝缘层的厚度。

根据本发明实施例提供的薄膜晶体管阵列基板及其制造方法，由于显示区的栅极层和有源层之间的第一亚绝缘层的厚度越小，显示区中像素单元的存储电容越大，边框区的栅极层和有源层之间的第二亚绝缘层的厚度越大，边框区电路中薄膜晶体管的耐击穿能力也越大。因此通过将基板上显示区的第一亚绝缘层的厚度设置的小于位于边框区的第二亚绝缘层的厚度，在增加了显示区中像素单元存储电容的同时，增加了边框区域电路中薄膜晶体管的耐击穿能力。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简要介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域的普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1为本发明实施例一提供的一种薄膜晶体管阵列基板平面示意图；

图2为本发明实施例一提供的显示区俯视图；

图3为本发明实施例一提供的边框区俯视图；

图4为本发明实施例一提供的显示区薄膜晶体管阵列基板剖面示意图；

图5为本发明实施例一提供的边框区薄膜晶体管阵列基板剖面示意图；

图6为为本发明实施例一提供的一种薄膜晶体管阵列基板剖面示意图；

图7为为本发明实施例一提供的一种薄膜晶体管阵列基板剖面示意图；

图8至图11为本发明实施例一提供的制作第一绝缘层过程中薄膜晶体管阵列基板剖面示意；

图12为本发明实施例二提供的一种薄膜晶体管阵列基板剖面示意图；

图13为本发明实施例二提供的一种薄膜晶体管阵列基板剖面示意图；

图14至图19为本发明实施例二提供的制作第二绝缘层过程中薄膜晶体管阵列基板剖面示意；

图20为本发明实施例三提供的显示区薄膜晶体管阵列基板剖面示意图；

图21为本发明实施例三提供的边框区薄膜晶体管阵列基板剖面示意图；

图22为本发明实施例三提供的边框区薄膜晶体管阵列基板剖面示意图；

图23为本发明实施例三提供的一种薄膜晶体管阵列基板剖面示意图。

具体实施方式

为了使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明作进一步地详细描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。