[发明专利]电压产生电路和存储器

说明书

技术领域

本发明涉及一种电压产生电路和存储器。

背景技术

斜坡信号控制电路被广泛的应用于FLASH存储器电路，以控制擦除电压缓慢上升。现有技术存在一种利用NMOS管的斜坡信号控制电路。在NMOS管的栅极施加斜坡信号，NMOS管的源极和漏极中的一端连接电荷泵输出的电压，另一端输出的信号可以随所述斜坡信号变化。但是，由于使用NMOS管传输信号，其输出信号的电压值无法达到与电荷泵输出的电压值相等，输出信号最终稳定在与电荷泵输出的电压相差一个NMOS管阈值电压，这种情况影响了存储器擦除电压的准确性。

发明内容

本发明解决的问题是现有用于存储器的擦除电压准确性差。

为解决上述问题，本发明提供一种电压产生电路，包括：第一NMOS管、第二NMOS管、第一PMOS管、第二PMOS管、控制单元和第一电容；

所述第一NMOS管的第一端连接所述第一PMOS管的第一端并适于输入第一电压信号，所述第一NMOS管的第二端连接所述第一PMOS管的第二端并适于输出第二电压信号，所述第一NMOS管的第三端适于输入第三电压信号，所述第一PMOS管的第三端适于输入第四电压信号；

所述第二PMOS管的第一端适于输入所述第一电压信号，所述第二PMOS管的第二端连接所述第二NMOS管的第一端和第一电容的一端并适于输出所述第四电压信号；

所述第二NMOS管的第二端和所述第一电容的另一端均接地；

所述控制单元适于在所述第二电压信号的电压值小于电压阈值时，控制所述第二PMOS管处于导通状态且所述第二NMOS管处于截止状态；在所述第二电压信号的电压值大于或等于所述电压阈值时，控制所述第二PMOS管处于截止状态并输出控制信号至所述第二NMOS管的第三端，所述控制信号为脉冲信号，所述脉冲信号的占空比小于50％，所述脉冲信号的脉冲幅度与所述第一电压信号的电压值相等；

所述第一端和第二端中的一个为源极、另一个为漏极，所述第三端为栅极。

可选的，所述第三电压信号包括斜坡信号。

可选的，所述控制单元包括：比较单元、脉冲产生单元和与门电路；

所述比较单元适于在所述第二电压信号的电压值小于所述电压阈值时输出第一低电平信号至第二PMOS管的第三端，在所述第二电压信号的电压值大于或等于所述电压阈值时输出第一高电平信号至第二PMOS管的第三端，所述第一高电平信号的电压值与所述第一电压信号的电压值相等；

所述脉冲产生单元适于产生所述脉冲信号；

所述与门电路适于在所述比较单元输出第一低电平信号时，将所述第一低电平信号与所述脉冲信号及进行与运算处理并将所述运算结果输出至所述第二NMOS管的第三端；在所述比较单元输出第一高电平信号时，将所述第一高电平信号与所述脉冲信号及进行与运算处理并将所述运算结果输出至所述第二NMOS管的第三端。

可选的，所述比较单元包括：分压单元、比较器、电平转换单元；

所述分压单元适于对所述第二电压信号进行分压处理以获得分压电压；

所述比较器适于在所述分压电压小于分压阈值时输出第一低电平信号，在所述分压电压大于或等于所述分压阈值时输出第二高电平信号，所述分压阈值与所述电压阈值相关；

所述电平转换单元适于基于所述第一电压信号升高所述第二高电平信号的电压值以获得所述第一高电平信号。

可选的，所述分压单元包括：至少两个串联的PMOS管。

可选的，所述脉冲产生单元包括：时钟产生器和占空比调节电路；

所述时钟产生器适于输出时钟信号；

所述占空比调节电路适于调节所述时钟信号的占空比以获得所述脉冲信号。

可选的，所述与门电路包括：与非门和反相器；

所述与非门的第一输入端连接所述第二PMOS管的第三端，所述与非门的第二输入端适于输入所述脉冲信号，所述与非门的输出端连接所述反相器的输入端；

所述反相器的输出端连接所述第二NMOS管的第三端。

可选的，所述电压产生电路还包括：电荷泵；

所述电荷泵适于产生所述第一电压信号。

本发明还提供一种存储器包括：存储单元、字线和上述电压产生电路，所述电压产生电路输出第二电压信号至所述字线，所述字线连接所述存储单元。

可选的，所述第二电压信号为所述存储器的擦除电压。