[发明专利]一种反熔丝系列现场可编程门阵列的布局方法

说明书

技术领域

本发明涉及集成电路领域，特别涉及一种反熔丝系列现场可编程门阵列的布局方法。

背景技术

现场可编程门阵列(Field Programmable Gate Array,FPGA)是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物。它是作为专用集成电路(ASIC)领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。FPGA芯片布局主要针对的是芯片上的逻辑单元(反熔丝系列里叫做CELL，即单元)和它们之间的连接关系的布置，为每一个逻辑单元找到合理的位置。

目前常见的三种FPGA分别是SRAM、Flash和反熔丝FPGA。而主流的布局算法主要是针对SRAM系列的FPGA进行开发和应用的。由于芯片结构存在较大差异，主流的布局算法在对反熔丝系列的FPGA的应用上存在效率低、布局结果不合理、对布线的压力较大等明显缺点。

现有的布局方法是通过初始布局、迭代进行逻辑单元的移动、核对布局结果等步骤找到布局结果，此方法在反熔丝系列FPGA芯片应用时，迭代占用时间长、计算结果不合理，布局速度慢，布局结果不理想。

发明内容

针对现有技术存在的上述缺陷，本发明提出了一种反熔丝现场可编程门阵列的布局方法，该方法包括：

1)创建由水平线网和垂直线网连接M个单元形成的包括N个线网的第一布局，其中，

为现场可编程门阵列芯片中的水平方向和垂直方向的布线资源分别设定相应参数βx和βy，其中βy<βx；

任选两个单元连接成线网i，根据线网i的水平线网长度和垂直线网长度，设定水平线网代价框bbx和垂直线网代价框bby，1≤i≤N；

根据所述线网i中的各单元的扇出线网数量，确定扇出线网代价增益ΔI以及所述线网i的扇出代价fanout(i)＝bbx×bby×ΔI；

2)获取所述第一布局的代价；

根据所述水平方向和垂直方向的布线资源参数βx和βy、所述线网i的水平线网代价框和垂直线网代价框bbx和bby、所述线网i的扇出代价fanout(i)确定第i个线网代价值，其中，第i个线网代价值与bbx、bby和fanout(i)成正比，与βx和βy成反比，

从第一根线网开始一直到第N根线网，将每一个线网代价值相加，得出第一布局的代价；

3)选取M个单元中的一部分单元进行移动，根据所述步骤1)、2)获取第二布局的代价；

4)将所述第二布局的代价与所述第一布局的代价比较，其中，

当第二布局的代价大于第一布局的代价时，保留第一布局；

当第二布局的代价小于第一布局的代价时，利用第二布局替代第一布局；

5)利用步骤3)选取除所述一部分单元外的剩余单元中的一部分单元进行移动，获取第三布局代价；

6)利用步骤4)，将第三布局代价与第二布局代价比较，确定保留第二布局或利用第三布局替代第二布局；

7)重复步骤5)和6)，直到执行至少M次移动，确定初始布局。

本发明通过引入代价判断方法，以及比较机制，能够相对合理的确定较优的反熔丝系列FPGA初始布局，并基于该初始布局直接布局。

在一些实施方式中，所述第一布局的代价的计算公式为：

应当理解的是本公式只是示意性地反应布局代价，并非必须精确地对应代价本身，对本领域的技术人员来说，可以对上述公式的参数进行改动，或者对参数之间的关系进行其它修改或运算，比如增加一个代价补偿值，这些均属于本发明创造构思，在本发明的保护范围之内。

进一步的，可以对上述初始布局的基础上，对比较机制进行优化，进行再一轮的移动，通过采样空间的扩大，能够更加合理的确定较优的反熔丝系列FPGA布局。

具体而言：在上述步骤7)后还可包括：

8)设定移动接受概率rat_succ，0<rat_succ<1；

9)选取所述初始布局中的M个单元中的一部分单元进行移动，根据所述步骤1)、2)获取第一移动布局的代价；

10)将所述第一移动布局的代价与所述初始布局的代价的差值与0比较，其中，

当差值小于0时，利用第一移动布局替代初始布局；