[发明专利]一种或非门闪存存储器的制作方法在审

专利信息
申请号: 201410855874.5 申请日: 2014-12-31
公开(公告)号: CN104600032A 公开(公告)日: 2015-05-06
发明(设计)人: 冯骏;舒清明 申请(专利权)人: 北京兆易创新科技股份有限公司
主分类号: H01L21/8247 分类号: H01L21/8247;H01L27/115
代理公司: 北京品源专利代理有限公司 11332 代理人: 胡彬;邓猛烈
地址: 100083 北京市海淀*** 国省代码: 北京;11
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 一种 非门 闪存 存储器 制作方法
【权利要求书】:

1.一种或非门闪存存储器的制作方法,其特征在于,包括:

沿第一方向刻蚀半导体衬底,形成有源区和深隔离槽,并在所述深隔离槽内形成隔离氧化层,所述半导体衬底由基底和牺牲层依次层叠而成,所述深隔离槽延伸至所述基底之内;

沿第二方向刻蚀所述半导体衬底和所述隔离氧化层,形成浅隔离槽,所述浅隔离槽露出所述基底,所述浅隔离槽的深度小于所述深隔离槽的深度,所述浅隔离槽内的隔离氧化层上表面高于所述基底上表面;

在所述浅隔离槽内露出的所述基底表面自下而上形成沟道区、隧穿氧化层和浮栅层;

刻蚀隔离氧化层,使得所述隔离氧化层的高度降低;

在所述浅隔离槽内自下而上形成层间介电质层和控制栅层;

将相邻的两个所述浅隔离槽分为一组,刻蚀每组浅隔离槽之间的牺牲层和隔离氧化层,使得所述牺牲层和所述隔离氧化层的高度降低;

刻蚀牺牲层,露出所述基底;

在所述控制栅层和隔离氧化层的侧壁形成侧壁薄膜层;

在所述每组浅隔离槽之间的基底表面形成源极,在每相邻两组浅隔离槽之间的基底表面形成漏极,并在所述源极和所述漏极之上形成第一金属层,分别形成公用源极线和漏极下层接触孔;

刻蚀所述控制栅层,得到高度降低后的控制栅层,在所述高度降低后的控制栅层上依次形成合金层和氮化硅层;

沉积隔离层,在所述漏极下层接触孔之上刻蚀所述隔离层,形成漏极上层接触孔,并在所述漏极上层接触孔之内形成第二金属层。

2.根据权利要求1所述的或非门闪存存储器的制作方法,其特征在于,所述牺牲层包括自下而上依次叠加的氧化层和氮化硅层,所述沿第一方向刻蚀半导体衬底,形成有源区和深隔离槽之前,所述方法还包括:

提供硅衬底;

在所述硅衬底之上形成氧化层;

在所述硅衬底内注入P型离子,形成基底;

在所述氧化层之上形成氮化硅层。

3.根据权利要求1所述的或非门闪存存储器的制作方法,其特征在于,所述在所述深隔离槽内形成隔离氧化层包括:

在所述深隔离槽内填充隔离氧化层;

利用化学机械研磨工艺,去除多余的隔离氧化层,使得所述隔离氧化层与所述牺牲层的上表面平齐。

4.根据权利要求1所述的或非门闪存存储器的制作方法,其特征在于,所述在所述浅隔离槽内露出的所述基底表面自下而上形成沟道区、隧穿氧化层和浮栅层包括:

在所述浅隔离槽内露出的基底表面注入P型离子,形成沟道区;

在所述浅隔离槽内露出的基底之上形成隧穿氧化层;

在所述浅槽之内沉积浮栅层;

利用化学机械研磨工艺,去除多余的浮栅层,使得所述浮栅层与所述牺牲层的上表面平齐;

刻蚀所述浮栅层,露出所述浅隔离槽内的隔离氧化层。

5.根据权利要求1所述的或非门闪存存储器的制作方法,其特征在于,所述在所述浅隔离槽内自下而上形成层间介电质层和控制栅层包括:

在所述浅隔离槽和所述深隔离槽内形成层间介电质层;

在所述层间介电质层之上沉积控制栅层;

利用化学机械研磨工艺,去除多余的控制栅层,使得所述控制栅层与所述牺牲层的上表面平齐;

刻蚀所述控制栅层,露出所述深隔离槽内的隔离氧化层。

6.根据权利要求1所述的或非门闪存存储器的制作方法,其特征在于,所述在所述控制栅层和隔离氧化层的侧壁形成侧壁薄膜层包括:

在露出的基底表面沉积侧壁薄膜层;

刻蚀所述侧壁薄膜层,保留控制栅层和隔离氧化层侧壁的侧壁薄膜层。

7.根据权利要求1所述的或非门闪存存储器的制作方法,其特征在于,形成所述源极和所述漏极是通过在露出的基底表面注入N型离子制备而成的。

8.根据权利要求1所述的或非门闪存存储器的制作方法,其特征在于,所述在所述源极和所述漏极之上形成第一金属层包括:

沉积第一金属层;

利用化学机械研磨工艺,去除多余的第一金属层,使得所述第一金属层与所述控制栅层的上表面平齐。

9.根据权利要求1所述的或非门闪存存储器的制作方法,其特征在于,所述在所述漏极上层接触孔之内制备第二金属层包括:

沉积第二金属层;

利用化学机械研磨工艺,去除多余的第二金属层,使得所述第二金属层与所述隔离层的上表面平齐。

10.根据权利要求1所述的或非门闪存存储器的制作方法,其特征在于,所述氧化层、所述隔离氧化层、所述隧穿氧化层、所述层间介电质层、所述侧壁薄膜层和所述隔离层的材料为氧化硅,所述牺牲层的材料为氮化硅,所述浮栅层和所述控制栅层的材料为多晶硅,所述第一金属层和所述第二金属层的材料为钨。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于北京兆易创新科技股份有限公司;,未经北京兆易创新科技股份有限公司;许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/201410855874.5/1.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top