[发明专利]一种栅极驱动电路

说明书

技术领域

本发明涉及显示技术领域，具体地说，涉及一种显示装置的栅极驱动电路。

背景技术

现有技术中，通常在液晶显示面板的阵列制程阶段采用阵列基板栅极驱动(Gate Driver On Array，GOA)技术将栅极驱动电路制作在阵列基板上，从而实现对栅线逐行扫描驱动。该技术可减少外接IC的绑定(bonding)工序，并提高液晶显示面板的集成度。

自从低温多晶硅(Low Temprature Poly-silicon，LTPS)出现后，由于LTPS半导体本身超高载流子迁移率的特性，面板周边集成电路的设计成为行业关注的焦点。LTPS可采用离子布置技术调节TFT类型，因此，GOA电路可以配置为NMOS、PMOS或者CMOS类型。然而就光罩成本而言，CMOS和NMOS较PMOS需要更多道光罩制程，导致CMOS和NMOS的制造成本会大幅提升。而且CMOS类型的电路结构过于复杂，很难做到超窄边框的设计。特别是对于小尺寸的显示装置(如手机屏幕)来说，为了获得更佳的用户使用体验，边框的尺寸显得尤为重要。

此外，GOA电路的功耗也是显示装置性能的重要参考指标。现有技术中LTPSGOA驱动电路结构过于复杂，功耗较大。

发明内容

本发明所要解决的技术问题之一是现有技术中低温多晶硅的GOA驱动电路结构过于复杂的技术缺陷。

为了解决上述技术问题，本发明的实施例提供一种栅极驱动电路，包括多级GOA驱动单元，每级GOA驱动单元包括：

信号传入单元，其用于根据传入信号输出下拉控制信号；

输出单元，其控制端耦接在信号传入单元的输出端，以根据下拉控制信号和第一时钟脉冲信号下拉第一栅极信号输出端的电位，以及根据下拉控制信号和第二时钟脉冲信号下拉第二栅极信号输出端的电位，使本级GOA驱动单元输出第一和第二栅极信号，所述第一和第二栅极信号为相邻两行栅线的扫描信号；

上拉控制单元，其根据上拉信号输出上拉控制信号；

上拉维持单元，其耦接在上拉控制单元的输出端、输出单元的控制端、第二栅极信号输出端和直流电源之间，以根据上拉控制信号将输出单元控制端的电位上拉至直流电源电位，从而使第一栅极信号和第二栅极信号维持在高电位。

在一个实施例中，每级GOA驱动单元的第二栅极信号输出端耦接在下一级GOA驱动单元的信号传入单元的输入端，以根据当前级GOA驱动单元输出的第二栅极信号启动下一级GOA驱动单元。

在一个实施例中，每级GOA驱动单元的第一和第二时钟脉冲信号与其下一级GOA驱动单元的第一和第二时钟脉冲信号构成一个时钟周期，在时序上互相错开并且顺次衔接。

在一个实施例中，所述输出单元包括：

第一输出晶体管，其栅极耦接在信号传入单元的输出端，其第一端接收第一时钟信号，其第二端输出第一栅极信号；

第二输出晶体管，其栅极耦接在信号传入单元的输出端，其第一端接收第二时钟信号，其第二端输出第二栅极信号。

在一个实施例中，还包括降压单元，所述降压单元包括第一降压电容和/或第二降压电容，其中，

第一降压电容的第一端耦接在所述输出单元控制端，第二端耦接在所述第一输出晶体管的第二端，以根据第一时钟信号下拉或者抬升所述输出单元控制端的电位；

第二降压电容的第一端耦接在所述输出单元控制端，第二端耦接在所述第二输出晶体管的第二端，以根据第二时钟信号下拉所述输出单元控制端的电位。

在一个实施例中，每级GOA驱动单元的上拉信号为下一级GOA驱动单元的第一时钟信号，或者为下一级GOA驱动单元输出的第一栅极信号。

在一个实施例中，所述上拉维持单元包括：

第一上拉晶体管，其栅极耦接在所述上拉控制单元的输出端，其第一端耦接直流电源，其第二端耦接在输出单元的控制端；

第二上拉晶体管，其栅极耦接在所述上拉控制单元的输出端，其第一端耦接直流电源，其第二端耦接在输出单元的第二栅极信号输出端；

其中，在上拉控制信号有效时第一和第二上拉晶体管导通，将输出单元控制端的电位上拉至直流电源电位，并将第二栅极信号上拉至直流电源电位。

在一个实施例中，所述上拉维持单元进一步包括：

防漏电晶体管，其栅极耦接在输出单元的控制端，其第一端耦接直流电源，其第二端耦接在第一上拉晶体管和第二上拉晶体管的栅极；