[发明专利]空气隙的形成方法

说明书

技术领域

本发明涉及半导体集成电路的制造技术领域，尤其涉及一种空气隙的形成方法。

背景技术

随着电子信息技术的迅速发展，消费类电子产品的更新换代日趋频繁，推动着集成电路制造技术快速发展。随着集成电路关键尺寸不断缩小，技术问题层出不穷。其中，铜互连线的RC(电阻电容，Resistor Capacitor)延迟已逐渐成为整个芯片RC延迟的重要组成部分之一，而无法被忽略。

业界普遍采用更低介电常数(Low-k)介质来降低铜互连线的RC延迟。在90nm至65nm技术代，业界一般使用介电常数在2.6～3.0的SiOCH介质，如AMAT公司的BD1和LAM公司的CORAL，它们都可采用CVD技术沉积，便于工艺集成。进入45nm技术代，业界一般采用多孔型SiOCH进一步降低k值，如AMAT公司的BD2，介电常数可达2.4～2.7；也有采用C、H有机介质，如旋涂法的Dow Chemical公司的SILK，介电常数在2.2～2.6。进入28nm以下技术代，业界需要考虑采用介电常数为2.0～2.2的ULK介质，如AMAT公司的BD3。尽管现有技术的超低介电常数介质已经将k值降至2.0附近，仍无法满足金属线宽进一步缩小的技术要求，业界开始考虑介电常数为1的空气作为互连介质，即空气隙，且该技术可能在10nm及以下技术代得到应用。

铜/空气隙的集成方案有两种主流：一是采用特殊材料(条件分解)作为互连层介质完成整个工艺流程，然后对特殊材料施加一个特定条件(如400℃高温)使其发生分解，变成气态物质被释放出，最终形成空气隙。二是采用常规材料(如SiO2、Low-k)作为互连层牺牲介质，在完成当前层金属化后，刻蚀掉牺牲介质，沉积一层填充能力差的介质，形成空气隙。这些现有技术都能满足关键尺寸进一步缩小的要求，但是前者在特殊材料释放过程中存在技术风险；后者与现有铜互连工艺兼容，更容易实现量产。

此外，还有一类非主流的铜/空气隙形成方法，即Cu-first(金属线优先)集成方案，类似封装技术中的布线方法。它是在硅片表面先沉积一层阻挡层和籽晶层，通过光刻图形化，带着光刻胶对图形化区域进行铜电镀处理，然后去除光刻胶，并刻蚀掉籽晶层和阻挡层，最后沉积一层填充能力差的介质，形成空气隙。但是，该技术方案在籽晶层和阻挡层的刻蚀工艺中容易造成铜线底部的过刻蚀问题(Undercut)，引起铜线倾斜或倒塌，且该集成方案很难实现极小关键尺寸的空气隙工艺。

发明内容

本发明的目的在于弥补上述现有空气隙形成方法中Cu-first(金属线优先)方案的不足，提供一种空气隙的形成方法，以解决铜互连线底部过刻蚀问题和关键尺寸缩小的问题。

为实现上述目的，本发明提供一种空气隙的形成方法，其包括以下步骤：

步骤S01，提供一硅片衬底，并在硅片衬底上依次沉积阻挡层、籽晶层和非晶碳层；

步骤S02，图形化所述非晶碳层，以在所述非晶碳层中形成至少一个用于填充金属的沟槽；

步骤S03，在所述非晶碳层沟槽的侧壁形成非晶碳保护层；

步骤S04，向所述沟槽内填充金属，形成金属图形；

步骤S05，去除所述非晶碳层以及非晶碳层下方的籽晶层和阻挡层，使所述金属图形中形成空隙，并将所述非晶碳保护层转移至金属图形侧壁，并形成侧壁保护；

步骤S06，在所述金属图形上沉积介质层，在所述空隙处形成空气隙。

进一步地，步骤S03包括通过原子层沉积工艺(ALD)沉积非晶碳保护层。

进一步地，步骤S03包括向所述非晶碳层表面沉积非晶碳保护层之后，干法刻蚀去除所述沟槽底部以及非晶碳层顶部的非晶碳保护层，保留沟槽侧壁的非晶碳保护层。

进一步地，所述非晶碳保护层为单一介质膜、多种介质复合膜或介质与金属复合膜。

进一步地，所述非晶碳保护层选自SiO₂保护层、SiO₂/Si₃N₄保护层或Ta/SiO₂保护层。

进一步地，步骤S02形成沟槽的尺寸比目标特征尺寸大X，步骤S03形成的非晶碳保护层厚度为X/2，

进一步地，所述非晶碳层为APF材料，所述阻挡层为Ta/TaN复合膜，籽晶层为Cu，所述金属图形为Cu。

进一步地，步骤S05包括采用不含氧气氛围的微波去胶工艺去除所述非晶碳层，随后采用湿法刻蚀去除非晶碳层下方的籽晶层和阻挡层。