[发明专利]具有集成选通驱动器的阵列基板及其制造方法

权利要求书

1.一种阵列基板，该阵列基板包括：

基板，该基板包括有源区域和选通电路区域；

栅连接线，该栅连接线在所述基板上位于所述选通电路区域中；

栅绝缘层，该栅绝缘层位于所述栅连接线上；

有源图案，该有源图案位于所述栅绝缘层上，该有源图案与所述栅连接线间隔开；

源连接线和像素图案，该源连接线和该像素图案被依次布置在所述有源图案上；

层间绝缘层和有机图案，该层间绝缘层和该有机图案被依次布置在所述栅绝缘层上，该层间绝缘层和该有机图案与所述源连接线间隔开；

第一钝化层，该第一钝化层位于所述有机图案上，该第一钝化层和所述栅绝缘层具有暴露所述栅连接线的第一接触孔，并且该第一钝化层具有暴露所述像素图案的第二接触孔；以及

导电图案，该导电图案位于所述第一钝化层上，该导电图案通过所述第一接触孔连接至所述栅连接线并且通过所述第二接触孔连接至所述像素图案，

其中，所述阵列基板还包括位于所述有机图案下方的移位寄存器。

2.根据权利要求1所述的阵列基板，该阵列基板还包括位于所述导电图案上的第二钝化层。

3.根据权利要求1所述的阵列基板，其中，所述导电图案包括金属材料和透明导电材料中的一种。

4.根据权利要求1所述的阵列基板，其中，所述源连接线和所述像素图案包裹所述有源图案的顶面和侧面。

5.根据权利要求1所述的阵列基板，其中，所述导电图案发送时钟信号。

6.根据权利要求1所述的阵列基板，该阵列基板还包括：

栅电极和选通线，该栅电极和该选通线连接至在所述基板上位于所述有源区域中的栅，该栅电极和该选通线被覆盖有所述栅绝缘层；

有源层，该有源层在所述栅绝缘层上位于所述栅电极上方；

源电极和漏电极，该源电极和该漏电极位于所述有源层上，该源电极连接至数据线，该源电极和该漏电极被覆盖有所述层间绝缘层，并且所述层间绝缘层具有暴露该漏电极的漏接触孔；以及

像素电极，该像素电极位于所述层间绝缘层上，该像素电极通过所述漏接触孔连接至所述漏电极，并且该像素电极被覆盖有所述第一钝化层。

7.根据权利要求6所述的阵列基板，其中，所述栅连接线具有与所述栅电极相同的层和与所述栅电极相同的材料，其中，所述有源图案具有与所述有源层相同的层和与所述有源层相同的材料，其中，所述源连接线具有与所述源电极和所述漏电极相同的层以及与所述源电极和所述漏电极相同的材料，并且其中，所述像素图案具有与所述像素电极相同的层和与所述像素电极相同的材料。

8.一种制造阵列基板的方法，该方法包括以下步骤：

在基板上在选通电路区域中形成栅连接线；

在所述栅连接线上形成栅绝缘层；

在所述栅绝缘层上形成有源图案，该有源图案与所述栅连接线间隔开；

在所述有源图案上依次形成源连接线和像素图案；

在所述栅绝缘层上依次形成层间绝缘层和有机图案，该层间绝缘层和该有机图案与所述源连接线间隔开；

在所述有机图案上形成第一钝化层，该第一钝化层和所述栅绝缘层具有暴露所述栅连接线的第一接触孔，并且该第一钝化层具有暴露所述像素图案的第二接触孔；以及

在所述第一钝化层上形成导电图案，该导电图案通过所述第一接触孔连接至所述栅连接线并且通过所述第二接触孔连接至所述像素图案，

其中，所述方法还包括以下步骤：在所述有机图案下方形成移位寄存器。

9.根据权利要求8所述的方法，该方法还包括以下步骤：在所述导电图案上形成第二钝化层。

10.根据权利要求8所述的方法，其中，所述源连接线和所述像素图案包裹所述有源图案的顶面和侧面。

11.根据权利要求8所述的方法，该方法还包括以下步骤：

在有源区域中在所述基板上形成连接至栅的栅电极和选通线，该栅电极和该选通线被覆盖有所述栅绝缘层；

在所述栅电极上方在所述栅绝缘层上形成有源层；

在所述有源层上形成源电极和漏电极，该源电极连接至数据线，该源电极和该漏电极被覆盖有所述层间绝缘层，并且所述层间绝缘层具有暴露该漏电极的漏接触孔；以及

在所述层间绝缘层上形成像素电极，该像素电极通过所述漏接触孔连接至所述漏电极，并且所述像素电极被覆盖有所述第一钝化层。