[实用新型]利用FPGA控制自动频率纠偏的参考信号发生器

权利要求书

1.一种利用FPGA控制自动频率纠偏的参考信号发生器，其特征在于：包括晶振、现场可编程门阵列、直接数字式频率合成器、环路滤波器、平衡低通滤波器以及锁相环，所述的晶振的输出端连接直接数字式频率合成器的信号输入端，直接数字式频率合成器与环路滤波器作双向连接，直接数字式频率合成器的输出端连接平衡低通滤波器的输入端，平衡低通滤波器的输出端连接锁相环的输入端，所述的锁相环的输出端与现场可编程门阵列的输入端连接，并作为信号发生器的输出端，现场可编程门阵列的输出端连接直接数字式频率合成器的频率控制输入端。

2.根据权利要求1所述的利用FPGA控制自动频率纠偏的参考信号发生器，其特征在于所述的环路滤波器包括第一电容C1、第二电容C2和第一电阻R1，所述的第一电容C1的一端与第一电阻R1的一端连接，并作为环路滤波器的输入端与直接数字式频率合成器连接，第一电阻R1的另一端与第二电容C2的一端连接，第二电容C2的另一端与第一电容C1的另一端连接，并作为环路滤波器的输出端与直接数字式频率合成器连接。

3.根据权利要求1所述的利用FPGA控制自动频率纠偏的参考信号发生器，其特征在于所述的平衡低通滤波器包括射频变压器U1、第二电阻R2、第三电阻R3、第一电感L1、第二电感L2、第三电感L3、第四电感L4、第五电感L5、第六电感L6、第三电容C3、第四电容C4、第五电容C5以及第六电容C6，其中，所述的射频变压器U1为ADT1-1WT，射频变压器U1的4、6脚作为平衡低通滤波器的两输入端，与所述的直接数字式频率合成器连接，射频变压器U1的3脚连接第二电阻R2的一端，第二电阻R2的另一端连接第一电感L1的一端和第三电容C3的一端，第一电感L1的另一端与第二电感L2的一端以及第四电容C4的一端连接，第二电感L2的另一端与第三电感L3的一端以及第五电容C5的一端连接，第三电感L3的另一端与第六电容C6的一端连接，并作为平衡低通滤波器的一输出端，第六电容C6的另一端与第六电感L6的一端连接，并作为平衡低通滤波器的另一输出端，平衡低通滤波器的两输出端与所述的锁相环连接，第六电感L6的另一端与第五电容C5的另一端以及第五电感L5的一端连接，第五电感L5的另一端与第四电容C4的另一端以及第四电感L4的一端连接，第四电感L4的另一端与第三电容C3的另一端以及第三电阻R3的一端连接，第三电阻R3的另一端连接射频变压器U1的1脚，射频变压器U1的2、5脚共同接地。