[实用新型]finFET结构

说明书

技术领域

本公开涉及用于在体半导体晶片上制作绝缘鳍式场效应晶体管的结构。

背景技术

晶体管是现代数字处理器和存储器器件的基本器件元件。目前有可以用于不同应用的多种晶体管设计或者类型。各种晶体管类型包括例如双极结型晶体管(BJT)、结型场效应晶体管(JFET)、金属氧化物半导体场效应晶体管(MOSFET)、竖直沟道或者沟槽场效应晶体管和超结(superjunction)或者多漏极晶体管。已经在MOSFET系列晶体管内出现的一类晶体管是鳍式场效应晶体管(finFET)。

在图1A的透视图中描绘finFET的示例。可以在体半导体衬底110(例如硅衬底)上制作finFET，并且finFET包括沿着衬底的表面在长度方向上伸展并且在与衬底表面正交的高度方向上延伸的鳍状结构115。鳍部115可以具有窄宽度，例如少于250纳米。在衬底的表面上可以存在绝缘层105，例如氧化物层。可以在鳍部的区域之上形成包括传导栅极材料130和栅极绝缘体135的栅极结构。可以与栅极相邻形成源极区域120和漏极区域140。

图1B描绘finFET的经过图1A中的虚线所示截面的正视图。在一些实施例中，finFET的栅极结构可以包括间隔物132。线155指示鳍部115的近似竖直范围，并且线150指示如例如图1A中所示包围鳍部的栅极材料130的近似竖直范围。

FinFET具有用于互补MOS缩减成更小尺寸的有利静电性质。由于鳍部是三维结构，所以可以在鳍部的三个表面上形成晶体管的沟道，使得finFET对于在衬底上占用的给定的表面区域可以表现高电流切换能力。由于可以从衬底表面升高沟道和器件，所以与常规平面MOSFET比较可以有在相邻器件之间的减少的电场耦合。

实用新型内容

本实用新型的实施例旨在解决现有技术中的器件在关断状态下经过下层传导衬底的电流泄漏的问题。

根据本实用新型的一个方面，提供了一种finFET结构，所述finFET结构包括为多个finFET形成的多个鳍部，所述多个鳍部的第一部分由与所述第一部分相邻的支撑结构支撑，所述第一部分在所述多个鳍部与衬底之间的空隙之上。

优选地，所述衬底包括体半导体。

优选地，所述多个鳍部包括外延生长的半导体。

优选地，所述支撑结构包括伪栅极结构。

优选地，所述伪栅极结构由在所述多个鳍部的第二部分之上沉积的填充材料支撑。

优选地，所述支撑结构包括非晶硅。

优选地，还包括在所述多个鳍部与所述支撑结构之间沉积的硬掩模材料。

优选地，所述第一层包括第二半导体材料，并且沉积所述第一层包括外延生长所述第二半导体材料。

优选地，所述多个鳍部包括Si。

优选地，所述多个鳍部具有在近似10nm与近似70nm之间的高度。

优选地，所述多个鳍部的高度在±15％内是均匀的。

优选地，所述多个鳍部中的鳍部的宽度在近似10nm与近似150nm之间。

优选地，在所述多个鳍部中的鳍部之间的间距大于近似20nm。

描述的技术涉及用于制作与体衬底绝缘的finFET的结构。无需在制作finFET时使用绝缘体上半导体(SOI)衬底。在各种实施例中，晶体管的鳍部由在鳍部下面设置的绝缘层支撑。绝缘层可以防止器件中的在没有绝缘层的情况下原本会出现的电流泄漏。

可以结合附图从以下描述中更完全理解本教导的前述和其它方面、实施例及特征。

附图说明

本领域技术人员将理解这里描述的附图仅用于示例目的。将理解在一些实例中可以扩大或者放大示出实施例的各种方面以有助于理解实施例。在附图中，相似标号一般贯穿各图指代相似特征、在功能上相似和／或在结构上相似的单元。附图未必按比例绘制，代之以着重于图示本教导的原理。在附图涉及集成器件的微制作时，可以示出可以并行制作的大量多个器件中的仅一个器件。附图未旨在于以任何方式限制本教导的范围。

图1A是在体衬底上形成的finFET的透视图。

图1B是图1A中描绘的finFET的一部分的正视图。

图2A-2I描绘可以用来在体半导体衬底上形成具有下层绝缘层的finFET的工艺步骤的实施例。

图3A描绘在体半导体衬底上形成的多个绝缘finFET的正视图。

图3B描绘沿着图3A的虚线截取的finFET的一部分的正视图。