[实用新型]一种压缩存储的FPGA配置电路

说明书

技术领域

本实用新型涉及一种FPGA配置电路，特别涉及一种压缩存储的FPGA配置电路。

背景技术

对于基于SRAM LUT结构的FPGA器件，使用SRAM单元存储配置数据，由于SRAM内存的易失性，每次器件上电后，还需要重新载入编程信息。Altera的SRAM LUT结构的器件中，通过FPGA上的模式选择引脚MSEL设定的电平来决定配置模式，有AS、AP、PS、FPP和JTAG等多种配置模式。

在FPGA实际应用中，设计的保密和设计的可升级（甚至实时升级）性是十分重要的。用单片机或者CPLD器件通过ＰＳ模式来配置FPGA可以较好的解决上述两个问题，还可以通过ＰＳ模式采用多任务电路结构可重配置技术，提高电路系统的硬件功能灵活性。本实用新型提出一种压缩存储的FPGA配置电路，丰富了FPGA配置电路的类型。

发明内容

本实用新型针对现有技术的不足，提供了一种压缩存储的FPGA配置电路。

本实用新型解决技术问题所采取的技术方案：

一种压缩存储的FPGA配置电路，包括计算机、STM32F103单片机、W25Q64存储器和Cyclone IV FPGA。计算机通过USB接口与STM32F103单片机USB2.0全速接口相连，STM32F103单片机通过SPI1接口与W25Q64存储器SPI接口相连，Cyclone IV FPGA通过PS配置模式接口与STM32F103单片机SPI2接口和任意3个IO口相连。

PS配置模式接口详细连接方式为，STM32F103单片机通过SPI2总线的MOSI管脚与Cyclone IV FPGA的DATA[0]管脚相连，STM32F103单片机通过SPI2总线的SCK管脚与Cyclone IV FPGA的DCLK管脚相连，STM32F103单片机通过任意一个IO管脚与Cyclone IV FPGA的nCONFIG管脚相连，STM32F103单片机通过任意一个IO管脚与Cyclone IV FPGA的CONF_DONE管脚相连，且通过一个10kΩ电阻R1上拉到VCCIO，STM32F103单片机通过任意一个IO管脚与Cyclone IV FPGA的nSTATUS管脚相连，且通过一个10kΩ电阻R2上拉到VCCIO。Cyclone IV FPGA的nCE管脚接地，Cyclone IV FPGA的MSEL管脚接成PS配置模式，Cyclone IV FPGA的nCEO管脚悬空。

本实用新型采取的压缩规则：二进制流以字节为单位，定义全0字节为转义字节，转义字节后一个字节前两位为编码，后6位为重复个数。

本实用新型的有益效果：

本实用新型通过USB下载压缩后的FPGA配置文件rbf到存储器中，在配置的时候，读取存储器中的配置文件进行解压缩，同时通过PS模式对FPGA进行配置。经实验表明，这种方法减小了配置数据位流，可以减少数据存储空间和传输速度以及配置设备的成本，同时对设计的保密性和可升级性起到十分重要的作用。

附图说明

图1 本实用新型的电路连接图。

具体实施方式

下面结合附图对本实用新型作进一步的说明。

如图1所示，一种压缩存储的FPGA配置电路，包括计算机、STM32F103单片机、W25Q64存储器和Cyclone IV FPGA。计算机通过USB接口与STM32F103单片机USB2.0全速接口相连，STM32F103单片机通过SPI1接口与W25Q64存储器SPI接口相连，Cyclone IV FPGA通过PS配置模式接口与STM32F103单片机SPI2接口和任意3个IO口相连。