[实用新型]一种多画面视频处理器有效
申请号: | 201420045602.4 | 申请日: | 2014-01-24 |
公开(公告)号: | CN203675200U | 公开(公告)日: | 2014-06-25 |
发明(设计)人: | 许建忠;邱枫 | 申请(专利权)人: | 北京泽视科技有限公司 |
主分类号: | H04N5/45 | 分类号: | H04N5/45;H04N5/268 |
代理公司: | 暂无信息 | 代理人: | 暂无信息 |
地址: | 100085 北京市*** | 国省代码: | 北京;11 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 画面 视频 处理器 | ||
1.一种多画面视频处理器,其特征在于,所述多画面视频处理器包括输入解码卡、输入兼容接口、RS232控制芯片、控制面板、MCU控制器、FPGA视频处理器、输出编码器和存储器;所述输入解码卡连接所述输入兼容接口,所述输入兼容接口连接所述FPGA视频处理器,所述控制面板和RS232控制芯片连接所述MCU控制器,所述MCU控制器连接所述FPGA视频处理器,所述FPGA视频处理器连接所述输出编码器,所述存储器与所述FPGA视频处理器连接。
2.根据权利要求1所述的多画面视频处理器,其特征在于,所述输入解码卡包括VGA解码卡、DVI解码卡、CVBS解码卡和SDI解码卡。
3.根据权利要求2所述的多画面视频处理器,其特征在于,所述输入兼容接口包括4个同类型兼容接口,所述输入解码卡和兼容接口之间可以根据实际需要组装和拆卸,没有固定焊接在一起。
4.根据权利要求3所述的多画面视频处理器,其特征在于,所述FPGA视频处理器包括视频处理电路、逻辑控制电路、参数处理电路和缓存控制电路,所述输入兼容接口连接所述视频处理电路;所述视频处理电路连接所述逻辑控制电路和所述输出编码器;所述逻辑控制电路连接所述参数处理电路和缓存控制电路;所述MCU控制器和参数处理电路连接;所述存储器和所述缓存控制电路连接。
5.根据权利要求4所述的多画面视频处理器,其特征在于,所述输出编码器包括VGA编码器、DVI编码器、CVBS编码器和SDI编码器。
6.根据权利要求1-5任一所述的多画面视频处理器,其特征在于,所述存储器由两个DDR3芯片组成。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于北京泽视科技有限公司,未经北京泽视科技有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201420045602.4/1.html,转载请声明来源钻瓜专利网。
- 上一篇:多点触发地雷引爆装置
- 下一篇:齿纹边警盾