[实用新型]低成本高可靠性的高速网络通讯芯片测试电路

权利要求书

1.一种低成本高可靠性的高速网络通讯芯片测试电路，其特征是，包括数据包有效载荷生成电路（104），所述数据包有效载荷生成电路（104）与数据包生成电路（101）的输入端及控制电路（100）的输出端连接，控制电路（100）的输出端还与数据包生成电路（100）、第一循环冗余校验码生成电路（105）、数据包检测电路（106）及第二循环冗余校验码生成电路（107）连接；数据包检测电路（106）的输出端分别与接收数据包计数器（134）、接收数据包字节数计数器（108）及第二循环冗余校验码生成电路（107）连接，第二循环冗余校验码生成电路（107）的输出端与比较电路（109）连接，比较电路（109）的输出端与接收数据包CRC错误计数器（110）连接，数据包生成电路（101）的输出端与发送数据包计数器（102）及发送数据包字节数计数器（103）连接。

2.根据权利要求1所述低成本高可靠性的高速网络通讯芯片测试电路，其特征是：所述数据包有效载荷生成电路（104）包括用于接收有效载荷初始值并对所述有效载荷初始值进行逻辑运行的载荷生成寄存器（111），所述载荷生成寄存器（111）的输出端与第一选择器（112）的输入端连接，第一选择器（112）根据控制电路（100）输出的数据类型信息选择载荷生成寄存器（111）的输出，以得到发送有效载荷数据。

3.根据权利要求1所述低成本高可靠性的高速网络通讯芯片测试电路，其特征是：所述数据包生成电路（101）包括用于接收并统计发送有效载荷数据的有效载荷字节数寄存器（113）及数据包数量寄存器（114）；有效载荷字节数寄存器（113）及数据包数量寄存器（114）对发送有效载荷数据统计后将发送有效载荷数据传输至第一循环冗余校验码生成电路（105）。

4.根据权利要求1所述低成本高可靠性的高速网络通讯芯片测试电路，其特征是：所述控制电路（100）内包括第一初始值寄存器（117）、第二初始值寄存器（118）、数据产生类型寄存器（119）、随机数量数据包及字节数寄存器（120）、空闲字节数寄存器（121）、固定数量产生寄存器（122）、插入数据包包头寄存器（123）、插入数据包包尾寄存器（124）、第一生成多项式寄存器（125）、检测并去除数据包包头寄存器（126）、检测并去除数据包包尾寄存器（127）及第二生成多项式寄存器（128）；

第一初始值寄存器（117）、第二初始值寄存器（118）及数据产生类型寄存器（119）与数据包有效载荷生成电路（104）连接；

随机数量数据包及字节数寄存器（120）、空闲字节数寄存器（121）、固定数量产生寄存器（122）、插入数据包包头寄存器（123）及插入数据包包尾寄存器（124）与数据包生成电路（105）连接；

第一生成多项式寄存器（125）与第一循环冗余校验码生成电路（105）连接，第二生成多项式寄存器（128）与第二循环冗余校验码生成电路（107）连接，检测并去除数据包包头寄存器（126）及检测并去除数据包包尾寄存器（127）与数据包检测电路（106）连接。