[实用新型]用于提供多路27MHz的时钟电路

说明书

技术领域

本实用新型涉及一种时钟电路，更具体地说，涉及一种用于提供多路27MHz的时钟电路。

背景技术

数字电视地面传输标准（GB20600-2006）是现有的广播电视地面传输国标，目前采用的是单输入单输出的调制器。因此，其调制器中频板具有专门提供27MHz时钟信号的压控振荡器，将27MHz时钟提供给调制器中频板上的FPGA模块和异步串行接口模块（ASI模块，Asynchronous Serial Interface）。然而，目前单输入单输出的调制器已经难以跟上最新的地面传输技术的发展水平，今后的地面传输技术将着力于多输入多输出（MIMO）技术。

因此，为了适应MIMO技术，需要将单输入单输出的调制器中频板改造成多输入多输出的调制器中频板，其中包括了将ASI模块改造成多输入多输出的ASI模块。此时，如果用现有的压控振荡器直接驱动ASI模块和FPGA模块，则压控振荡器的驱动能力不足，必然会造成时钟信号抖动大、幅度降低，使时钟信号的质量不能满足ASI模块的电气特性要求。

实用新型内容

本实用新型的目的旨在提供一种用于提供多路27MHz的时钟电路，来解决现有技术中压控振荡器直接驱动ASI模块和FPGA模块时驱动能力不足的问题。

依据上述目的，实施本实用新型的一种用于提供多路27MHz的时钟电路，包括时钟生成电路和时钟驱动电路。其中，时钟生成电路包括一个时钟输出口，时钟驱动电路包括时钟驱动芯片、一个FPGA输出口和多个参考输出口，其中时钟驱动芯片包括一个时钟输入端和多个输出端。时钟输入端连接时钟生成电路的时钟输出口，第一输出端连接第一电阻，第一电阻连接第一参考输出口，第九输出端连接第二电阻，第二电阻连接第二参考输出口，第八输出端连接第三电阻，第三电阻连接第三参考输出口，第七输出端连接第四电阻，第四电阻连接第四参考输出口，第六输出端连接第五电阻，第五电阻连接第五参考输出口，第五输出端连接第六电阻，第六电阻连接FPGA输出口。

优选的，时钟生成电路还包括压控振荡器和电源，压控振荡器包括晶振电源端，晶振控制端和晶振输出端。时钟输出口连接第七电阻和第一电容，第七电阻连接晶振输出端，第一电容接地。电源连接电感，电感连接晶振电源端、第八电阻和第二电容，第二电容接地，第八电阻连接晶振控制端。

优选的，第一至第五参考输出口连接异步串行接口模块，FPGA输出口连接FPGA模块。

采用了本实用新型的技术方案，通过在电路中增加时钟驱动电路，使压控振荡器在驱动ASI模块和FPGA模块时具有更好的驱动能力，从而降低时钟信号的抖动。

附图说明

在本实用新型中，相同的附图标记始终表示相同的特征，其中：

图1是调制器中频板的部分结构示意图；

图2是图1中时钟生成电路的电路图；

图3是图1中时钟驱动电路的电路图。

具体实施方式

下面结合附图和实施例进一步说明本实用新型的技术方案。

参照图1，适用于数字电视地面传输标准的调制器中频板可实现5路异步串行接口模块（以下简称ASI模块，Asynchronous Serial Interface）输入的功能，该调制器中频板包括的模块有FPGA模块（Field－Programmable Gate Array，现场可编程门阵列）、ASI模块、27MHz时钟模块等，而27MHz时钟模块又主要包括时钟驱动电路和时钟生成电路。

在图1所示的调制器中频板中，FPGA模块作为算法实现单元，ASI模块实现对TS流的接收，进而传输给FPGA进行相关运算，其连接有多个（例如图1所示的5个）SMA（Sub Miniature A）接头，每一个SMA接头连接一路TS流ASI_IN1～ASI_IN5。27MHz时钟模块产生多路27MHz的时钟，其中1路提供给FPGA模块，另外多路（例如5路）提供给ASI模块。

参照图2，对于时钟生成电路，其主要包括一个压控振荡器VCXO（Voltage Controlled Crystal Oscillator，压控振荡器）、3.3V电源、时钟输出口CLK以及一些其他的电路器件，如电阻、电容、电感等，而压控振荡器VCXO主要包括电源端VCC，控制端EN和输出端OUT。