[实用新型]用于消除短路电流的电路结构

说明书

技术领域

本实用新型涉及标准单元电路，具体涉及用于消除短路电流的电路结构。

背景技术

在互补型驱动电路中，特别是标准单元电路常用到的结构，其一般由两个MOS管构成(参考附图1，包括有晶体管11、12组成的第一级电路，由晶体管21、22组成的第二级电路)，实现对后续电路输出高或低电平信号。然而，每当互补型驱动电路输入端的电平在高、低值切变时，由于MOS管开关在同步时钟下进行开合动作，出现了在某一时刻值时两个MOS管开关同时导通的情况(参考附图3，当输入电压V_IN于上升时刻t2至t4或下降时刻t7至t9时，MOS管出现同时导通)，这致使从电源与信号地之间产生短路，短路电流I_s瞬间涌向信号地。上述情况广泛存在于标准单元电路当中，如逻辑“与”电路(参考附图2，包括由晶体管81、82、83、84组成的第一级电路，由晶体管91、92组成的第二级电路)，当晶体管91与92由同步的电平信号驱动其开合时，就会产生同时导通的情况，产生从电源到信号地的短路电路I_s。由于该短路电流I_s的存在，逻辑“与”电路的运行将因时钟噪声而极不稳定，增大出现随时错误的机率。同时，在集成电路当中，如逻辑“与”电路等标准单元电路的数量是相当庞大的，故该短路电流I_s造成的影响将被几何级放大，其中包括：1、最直接的是造成电能的耗损，增大了电路的耗电量与发热量；2、在信号地端产生大量的随机噪声，从而导致整体电路的时序混乱、运算出现不可预见性锚误，影响电路的稳定性以及产生信号的延误；3、瞬时电涌易引发电路中电感的反向电动势，损坏内部电路。

为此，如何消除互补型驱动电路中的短路电流I_s成为一个有待攻克的技术难题。现有设计者希望通过对互补型驱动电路的两MOS管以不同步信号进行驱动，以避免两MOS管在同一时刻导通的情况(参考附图4，在输入端IN与MOS管S4、S5之间增设有用于时延的电路元件S1、S2和S3，使得MOS管S4与MOS管S5的输入电压不同步)。这种方式虽然可消除短路电流I_s，但其需增加多个逻辑电路元件，这无疑会增加电路的功耗与成本。而且当有多级互补型电路级联时，则需在每级电路前增设相应的电路元件，甚为不便，在大规模集成电路应用中功耗与成本的增加将更为明显。

实用新型内容

有鉴于此，本实用新型之目的在于提出用于消除短路电流的电路结构，该电路具有安全、稳定、零短路损耗、节能、低成本等特点。其技术方案如下：

用于消除短路电流的电路结构，包括：

第一级驱动电路，其至少设有第一输入端、第一输出端与第二输出端；以及

第一时延单元，其包括第一晶体管与第二晶体管，所述晶体管设有其开关通路两端的第一电极、第二电极以及控制其导通或截止的第三电极；

所述第一晶体管的第一电极与所述第一级驱动电路的第一输出端连接，第二电极与所述第一级驱动电路的第二输出端连接，第三电极与所述第一级驱动电路的第一输入端连接；

所述第二晶体管的第一电极与所述第一级驱动电路的第二输出端连接，第二电极与所述第一级驱动电路的第一输出端连接，第三电极与所述第一级驱动电路的第一输入端连接。

上述方案中，第一时延单元实质是通过一个短暂的时延来错开互补型电路中开关开合的时刻，从根本上消除了引起电路不稳定的短路电流I_s，保护整体电路的安全、稳定。同时，由于其第一、第二输出端的电信号输出已不同步，故对后续电路中的互补型结构同样起到时延效果。

本实用新型的技术方案进一步包括：

所述第一级驱动电路包括第三晶体管与第四晶体管，所述第三晶体管、第四晶体管分别与所述第一级驱动电路的第一输入端连接，第三晶体管连接第一级驱动电路的第一输出端，第四晶体管连接第一级驱动电路的第二输出端。

进一步的，所述第三晶体管、第四晶体管分别设有其开关通路两端的第一电极、第二电极以及控制其导通或截止的第三电极；

所述第三晶体管的第一电极与电源或上级电路连接，第二电极连接到所述第一级驱动电路的第一输出端，第三电极连接到所述第一级驱动电路的第一输入端；

所述第四晶体管的第一电极接信号地，第二电极连接到所述第一级驱动电路的第二输出端；第三电极连接到所述第一级驱动电路的第一输入端。