[实用新型]一种IGBT芯片

说明书

技术领域

本实用新型涉及微电子技术领域中的半导体器件的制造工艺技术，具体涉及一种IGBT芯片。 

背景技术

绝缘栅双极晶体管(IGBT)是一种发展十分迅速的功率半导体器件。IGBT综合MOS和BJT的优点于一身，它既具有MOS输入阻抗高、控制功率小、驱动电路简单、开关速度快、开关损耗小的优点，又具有BJT电流密度大、饱和压降低、电流处理能力强的优点。 

从IGBT的结构来看，IGBT内部的PNP管和NPN管组成了一个寄生的晶闸管结构，寄生晶闸管的开通将会导致IGBT的栅极失去控制能力，即IGBT发生闩锁。在进行IGBT器件设计时，应当优化设计避免IGBT发生闩锁。 

完整的IGBT芯片结构由元胞区、终端区、焊盘区构成。IGBT元胞尺寸缩小和电流密度提高受到光刻次数和光刻套准的限制，所以，优化IGBT的制造工艺，减少光刻次数及光刻板的数量，对节省IGBT制造成本、提高IGBT制造成品率有很大作用。 

IGBT寄生晶闸管闩锁通常发生在电流密度大、芯片温度高时。IGBT发生寄生晶闸管闩锁失效后，集电极电流会急剧增加，栅极失去控制能力，电子流不再通过沟道流通，而是通过P-阱区流入N-耐压区，从N+源区注入的载流子能够减小IGBT的输出电阻，从而可能会出现IGBT在闩锁后电流增大而电压减小的类似负阻现象产生。为了抑制闩锁效应，本申请采用深P阱注入、沟槽发射极接触、同时在背面添加N型缓冲层的方法来抑制寄生晶闸管闩锁失效。 

传统的IGBT工艺流程中，从多晶硅栅的形成到P+区的形成通常需要栅氧化→LPCVD(低压化学气相淀积)→多晶硅注入→多晶硅光刻→多晶硅刻蚀→P-well光刻→P-well注入→N+光刻→N+注入→P+光刻→P+注入十一步工艺步骤。通过对多晶硅栅进行掺杂可以减小多晶硅栅的电阻，调整多晶硅的功函数，优化器件的阈值电压。传统工艺制作多晶硅栅的流程繁琐。 

实用新型内容

针对现有技术的不足，本实用新型的目的是提供一种IGBT芯片，本实用新型中在离子 注入形成N+和P+区的同时对多晶硅栅进行掺杂，避免了传统工艺制作多晶硅栅的繁琐工艺流程，同时可以减少一道光刻版。元胞结构中采用晶胞结构，可以避免套刻误差，确保元胞沟道的一致性，改善器件的动态特性，同时可以再省一道光刻版。 

本实用新型的目的是采用下述技术方案实现的： 

本实用新型提供一种IGBT芯片，所述IGBT芯片包括元胞区、终端区和焊盘区；焊盘区位于元胞区中心、终端区位于元胞区周围，包围元胞区；所述元胞区、终端区和焊盘区均包括N型衬底10、设置在N型衬底10表面并行排列的场氧化层11和栅氧化层21、在场氧化层11和栅氧化层21的表面覆盖有多晶硅层22、在所述多晶硅层22的表面覆盖有层间介质ILD61； 

其改进之处在于，在层间介质ILD61的表面覆盖有金属电极81；所述金属电极81包括沟槽形状的沟槽发射极；金属电极81上覆盖有钝化层91； 

在焊盘区c上，N型衬底10上设有焊盘区P环33，在焊盘区P环33上设有与金属电极81连接的P+区52，在P+区52上设有与金属电极8连接的N+区41，所述栅氧化层21与金属电极81之间形成晶胞结构； 

所述元胞区a的P-阱区31对称设置在N型衬底10上，在P-阱区31上设有与金属电极81连接的P+区52，在P+区52上设有与金属电极81连接的N+区41，所述栅氧化层21与金属电极81之间形成晶胞结构； 

所述终端区的耐压环(32)对称设置在N型衬底10上，在耐压环32上设有与金属电极8连接的P+区52，在P+区52上设有与金属电极8连接的N+区41。 

进一步地，所述元胞区的金属电极81连续的覆盖在层间介质ILD61上，所述终端区的金属电极81分为间隔的三段覆盖在层间介质ILD61上，所述焊盘区的金属电极81分为间隔的两段覆盖在层间介质ILD61上； 

所述元胞区的钝化层91连续的覆盖在金属电极81上，与金属电极81的形状相同；所述终端区的钝化层91连续的覆盖在金属电极81上和间隔区域，与金属电极81上和间隔区域形成的形状相同；所述焊盘区的钝化层91覆盖在金属电极81的沟槽发射极与间隔处，与沟槽发射极和间隔处形成的形状相同。